（產(chǎn)通社，6月13日訊）聯(lián)華電子與全球電子設(shè)計創(chuàng)新領(lǐng)導(dǎo)廠商——益華計算機(Cadence)共同宣布，針對聯(lián)華電子65納米制程，推出以通用功率格式(CPF)為基礎(chǔ)的低功率參考設(shè)計流程。此參考設(shè)計流程使客戶在采用聯(lián)華電子低功率套件，包含了支持通用功率格式的設(shè)計單元數(shù)據(jù)庫與其他硅智財時，得以實現(xiàn)優(yōu)化的65納米低功率設(shè)計。

此65納米低功率參考設(shè)計流程采用聯(lián)華電子的Leon測試芯片。LEON系為32位開放碼RISC微處理器核心，并具備了其他包含SRAM等在內(nèi)的組件。Leon芯片劃分為多重電壓區(qū)塊，并以益華計算機低功率解決方案進行設(shè)計、驗證、實作與分析。Leon測試芯片證明了結(jié)合65納米參考設(shè)計流程與聯(lián)華電子低功率套件，在面對復(fù)雜的設(shè)計挑戰(zhàn)時，將可促進生產(chǎn)力的提升，加速產(chǎn)品上市時程，并且降低制造風(fēng)險。

聯(lián)華電子65納米制程低功率參考設(shè)計流程，具備了益華計算機低功率解決方案的關(guān)鍵能力，包括益華計算機Incisive Unified Simulator的閘階層低功率模擬；Encounter RTL Compiler的合成，置入低功率與可測性設(shè)計單元；利用Encounter Conformal Low Power做相等性檢驗與低功率設(shè)計實作檢驗；Encounter Test可以自動產(chǎn)生測試向量；SoC Encounter RTL-to-GDSII system做區(qū)塊配置，電源規(guī)劃，以及布局與繞線；Encounter Timing System做時序與信號完整性簽核；Cadence QRC Extraction，VoltageStorm Power Encounter處理靜態(tài)功率與IR分析；以及利用VoltageStorm Dynamic Gate和Virtuoso UltraSim做供電時突波電流之動態(tài)分析。此外，聯(lián)華電子的低功率套件，包括其支持通用功率規(guī)格的設(shè)計單元數(shù)據(jù)庫，也通過了驗證，成為參考設(shè)計流程開發(fā)的其中一部份。

“聯(lián)華電子與益華計算機緊密的合作，以協(xié)助芯片設(shè)計公司解決65納米制程所面臨的復(fù)雜設(shè)計議題，藉由整合后的低功率解決方案來達到更快速的量產(chǎn)時程�！甭�(lián)華電子設(shè)計技術(shù)運用副總經(jīng)理錢達生表示�！巴高^與益華計算機持續(xù)進行的合作，我們得以提供芯片設(shè)計公司經(jīng)過驗證的低功率技術(shù)，以因應(yīng)功耗考慮并且達成積極的產(chǎn)品上市時程目標(biāo)�！�

“這個以通用功率格式為基礎(chǔ)的參考設(shè)計流程，系為益華計算機與聯(lián)華電子雙方協(xié)力之下的成果，能夠促進低功率設(shè)計的實現(xiàn)，”益華計算機企業(yè)暨IC數(shù)字與Power Forward副總裁徐季平表示。“結(jié)合了聯(lián)華電子制程技術(shù)與益華計算機的低功率解決方案，可使得雙方客戶在整個設(shè)計過程中維持低功率的同時，也具備有積極達成項目目標(biāo)的能力�！�

此參考設(shè)計流程套件包括了設(shè)計資源、實作檔案、應(yīng)用說明以及完整工作簿�？蛻魧⒖山�(jīng)由聯(lián)華電子業(yè)務(wù)代表取得，進一步信息請訪問http://www.umc.com/chinese/news/index.asp。