1、錯(cuò)誤檢測(Error Checking)

確保儲存數(shù)據(jù)的完整性是記憶體設(shè)計(jì)上很重要的一環(huán)，達(dá)成這個(gè)要求的兩項(xiàng)最重要的方式為Parity與error correction code(ECC)。

在歷史上，parity是最常被使用的數(shù)據(jù)匯整方法。Parity能夠偵查，但不能修正到小至一位元的錯(cuò)誤；Error Correction Code(ECC)是一種能夠偵查并修正單位元錯(cuò)誤的更廣泛之?dāng)?shù)據(jù)完整性檢測。

越來越少個(gè)人電腦制造廠在設(shè)計(jì)中支援?dāng)?shù)據(jù)完整性檢測，這是由于下列幾個(gè)原因。第一，借著除去較一般記憶體昂貴的parity記憶體，生產(chǎn)商便能降低電腦的價(jià)格；某些制造廠所生產(chǎn)的記憶體產(chǎn)品品質(zhì)的提升以及記憶體錯(cuò)誤頻率的降低，修正了這種傾向的不足。

數(shù)據(jù)完整性檢查的種類依照電腦系統(tǒng)的用途而有所不同，如果這部電腦的地位非常重要，例如作為服務(wù)器，那么一個(gè)支援?dāng)?shù)據(jù)完整性檢測的電腦就非常理想。大致上，絕大多數(shù)被設(shè)計(jì)為高端服務(wù)器的電腦會(huì)支援ECC記憶體；絕大多數(shù)低價(jià)位的家用或是小型企業(yè)用的電腦會(huì)支援無parity記憶體。

2、同位(Parity)

當(dāng)parity功能在電腦系統(tǒng)中被使用時(shí)，每八位元的數(shù)據(jù)便有一個(gè)parity位元與其同時(shí)儲存在DRAM中。兩種同位(parity)協(xié)定：奇同位元(Odd Parity)與偶同位元(Even Parity )以類似的方式運(yùn)作。

同位也有其限制。舉例而言，同位只能偵測錯(cuò)誤而不能修正，這是因?yàn)橥患夹g(shù)無法判斷找出八位元中的錯(cuò)誤位元。此外，當(dāng)多個(gè)位元無效而數(shù)據(jù)滿足所使用的奇同位元或偶同位元條件，同位電路便無法找出錯(cuò)誤。舉例而言，當(dāng)一個(gè)有效的0變成無效的1而有效的1變成無效的0，兩個(gè)錯(cuò)誤便相互抵消而同位電路便無法發(fā)現(xiàn)錯(cuò)誤。所幸，這種情況發(fā)生的機(jī)會(huì)相當(dāng)微小。
 

3、錯(cuò)誤修正碼檢查(ECC)

Error Correction Code是一種主要用在高階個(gè)人電腦以及檔案服務(wù)器中的數(shù)據(jù)完整性檢測。ECC與Parity檢測的重要不同點(diǎn)在于ECC能夠偵測并修正單位元錯(cuò)誤，使用ECC時(shí)，單位元錯(cuò)誤修正通常在使用者發(fā)現(xiàn)錯(cuò)誤之前就已經(jīng)完成。依照使用的記憶體控制器的不同，ECC也能夠偵測到少見的2、3、4位元錯(cuò)誤，雖然ECC能夠偵測到這些錯(cuò)誤，它并不能修正這些錯(cuò)誤。但是，有些形式較復(fù)雜的ECC便能修正多位元錯(cuò)誤。
 
利用一種特別的數(shù)學(xué)規(guī)則系統(tǒng)，并與記憶體控制器結(jié)合，ECC電路在存入記憶體的數(shù)據(jù)位元中加入ECC位元，當(dāng)CPU向記憶體要求數(shù)據(jù)時(shí)，記憶體控制器將ECC位元解碼并判段是否有一個(gè)或是多個(gè)損壞位元組。如果有單位元錯(cuò)誤，ECC電路便修正該位元，如果發(fā)生多位元錯(cuò)誤，ECC電路便回報(bào)同位錯(cuò)誤。

4、其他特點(diǎn)

除了規(guī)格，記憶體技術(shù)，以及錯(cuò)誤偵測方式以外，還有幾個(gè)與選擇記憶體產(chǎn)品相關(guān)的重要特點(diǎn)。

(1)速度

記憶體零件與模組的速度是最佳化記憶體配置時(shí)最重要的條件。事實(shí)上，所有的電腦系統(tǒng)指明記憶體零件的速度，這些指示必須被遵守以確保記憶體相容性。這個(gè)部分將介紹三種測量記憶體零件與模組速度的方式，存取時(shí)間、MHz、與位元組/秒。

A、存取時(shí)間

在SDRAM出現(xiàn)前，記憶體速度是以存取時(shí)間來表示，以納秒為單位。記憶體模組的存取時(shí)間表示模組送出所要求的數(shù)據(jù)所需的時(shí)間，所以，越小的數(shù)字代表越短的存取時(shí)間。常見的速度為80ns、70ns以及60ns，很多時(shí)候，模組的速度能夠從模組的型號辨認(rèn)，以“-6”結(jié)尾代表60ns，以“-7”代表70ns，以此類推。
 
絕大多數(shù)時(shí)候，你能夠在電腦系統(tǒng)上使用與標(biāo)示系統(tǒng)指定速度相同或更快的記憶體零件，舉例而言，如果系統(tǒng)要求70ns記憶體，使用70ns及60ns記憶體通常不會(huì)有問題。但是有些較老的系統(tǒng)在系統(tǒng)啟動(dòng)時(shí)會(huì)檢查記憶體ID的標(biāo)示速度，并且只會(huì)在認(rèn)可指定速度后啟動(dòng)，舉例而言，如果系統(tǒng)指定速度為80ns，不同的速度便不會(huì)被接受，即使它比較快。許多這樣的情況下，這種系統(tǒng)所使用的模組仍然能夠裝配速度較高的晶片，但是模組的ID會(huì)被設(shè)定在比較慢的速度以確保系統(tǒng)的相容性 這就是模組上標(biāo)示的速度有時(shí)與實(shí)際速度不同的原因。

B、百萬赫茲(Megahertz)

SDRAM技術(shù)開始發(fā)展的同時(shí)，記憶體模組的速度便開始以百萬赫茲(MHz)來計(jì)算。記憶體晶片上標(biāo)示的速度通常還是以納秒計(jì)算。這樣很容易混淆，尤其是當(dāng)這些納秒標(biāo)示并非標(biāo)示存取時(shí)間，而是時(shí)鐘周期間的納秒數(shù)。舉例而言對速度為66MHz、100MHz，以及133MHz的SDRAM晶片而言，對應(yīng)的晶片標(biāo)示就分別是–15、-10與–8。

如同前面所說的，處理器的速度與記憶體的速度通常不是一樣的，記憶體的速度受到記憶體匯流排速度的限制，處理過程中速度最慢的一環(huán)。

C、每秒的位元組數(shù)(Bytes per Second)

一開始將百萬赫茲數(shù)轉(zhuǎn)換為位元組數(shù)/秒可能會(huì)令人感到困惑，轉(zhuǎn)換過程中最重要的兩項(xiàng)數(shù)據(jù)是速度(MHz)以及匯流排寬度(位元)。
 
匯流排寬度：如果你有一個(gè)8位元匯流排，那么8位元，或一個(gè)位元組的數(shù)據(jù)可以一次透過匯流排傳輸，如果你有一個(gè)64位元匯流排，那么64位元，或8位元組的數(shù)據(jù)可以一次透過匯流排傳輸。
 
匯流排速度：如果記憶體匯流排速度是100MHz，這代表每秒一億時(shí)鐘周期，一般來說，每的時(shí)鐘周期能夠傳輸一個(gè)Pack的信息，如果這個(gè)100MHz匯流排的寬度是1位元組，那么數(shù)據(jù)便能以每秒100MB的速度傳輸；在100MHz的64位元寬的匯流排上，數(shù)據(jù)以每秒800MB的速度傳輸。

Rambus模組速度有時(shí)以MHz表示，有時(shí)以MB/秒表示。有一型Rambus模組以400MHz的速度運(yùn)作，但由于Rambus可以在一個(gè)時(shí)鐘周期中傳輸兩組，而非一組數(shù)據(jù)，模組速度便是800MHz有時(shí)稱為PC800由于Rambus匯流排寬度為16位元，或2位元組寬，數(shù)據(jù)以每秒1600MB，或1.6GB的速度傳輸。用相同的方法運(yùn)算，PC600 Rambus模組以每秒1.2GB的速度傳輸數(shù)據(jù)。

D、Registers與Buffers

Registers以及Buffers以“重新驅(qū)動(dòng)(re-driving)”記憶體晶片中控制信號的方式改善記憶體運(yùn)作，它們能夠被裝置在記憶體模組外或是安裝在記憶體模組上。將Registers與Buffers放置在記憶體模組上能使系統(tǒng)容納更多記憶體模組。這類模組通常在服務(wù)器或是高階工作站電腦中發(fā)現(xiàn)。在升級時(shí)必須注意的是，無buffers及有buffers或Registers的記憶體模組不能夠混用。

Buffering(EDO以及FPM)在EDO以及FPM模組中，重新驅(qū)動(dòng)信號的過程稱為Buffering使用Buffering并不會(huì)降低效能表現(xiàn)。Registering(SDRAM):在SDRAM中，信號驅(qū)動(dòng)的過程稱為Registering。Registering與Buffering相似，除了在Registering程序中，數(shù)據(jù)進(jìn)出Register都由系統(tǒng)時(shí)鐘計(jì)時(shí)，具有Register功能的模組較沒有Register功能的模組稍慢，由于Register程序需要一個(gè)時(shí)鐘周期來完成。

有Buffer及無Buffer模組相比，它們各有不同的Keys數(shù)目，兩者不被混用。

E、Multiple-Banked模組

Multiple-Banked模組給與晶片使用更多彈性空間。Multiple Banking使記憶體設(shè)計(jì)師能夠?qū)⒛＝M分成數(shù)個(gè)部分，于是在電腦系統(tǒng)中能等同多于一個(gè)模組。這樣的設(shè)計(jì)等同于電腦中的多組記憶體插槽:系統(tǒng)一次從一組記憶體中存取，不管記憶庫中有多少記憶體插槽。

有些人將“雙面(double-sided)”與“dual-banked”兩個(gè)名詞混淆，其實(shí)不同：“雙面(double-sided)”指的是晶片實(shí)際上被安裝在模組的正反兩面上，而“Dual-banked”是指模組是透過電學(xué)方式分為兩個(gè)部分。

F、錫vs.金

記憶體模組的連接點(diǎn)是用錫制或金制。金的傳導(dǎo)較錫良好，但是由于錫的價(jià)值較金便宜很多，在90年代初期，電腦制造廠開始在系統(tǒng)主機(jī)板插槽中使用錫制連接點(diǎn)以降低成本。如果在購買記憶體時(shí)同時(shí)選擇有配備金質(zhì)連接點(diǎn)與錫制連接點(diǎn)的模組，最好能夠搭配模組插槽所使用的金屬選擇。使用同樣的金屬能夠避免腐蝕。

金士頓的政策一向是搭配相同金屬，所以金士頓為每個(gè)電腦系統(tǒng)所生產(chǎn)的型號也將插槽所使用的金屬列入考慮。

G、更新速度

更新是指將記憶體晶片中的記憶體單位重新充電的程序。電腦記憶體的內(nèi)部被規(guī)劃成行列式的記憶體陣列，就像棋盤上的格子，而每縱列再以晶片上的I/O寬度加以分割，整個(gè)行列組織稱為DRAM陣列。DRAM被稱為“動(dòng)態(tài)”隨機(jī)存取記憶體，由于它每秒必需被更新，或重新充電數(shù)千次以儲存數(shù)據(jù)，由于記憶體單位被規(guī)劃在儲存電能微小的電容四周，它們必須被更新。這些電容以類似微小電池的方式運(yùn)作，在不充電的狀況下即失去除儲存的電能，同時(shí)從記憶體陣列中讀取數(shù)據(jù)的過程消耗儲存的電能，所以讀取數(shù)據(jù)前記憶體單位必須重新充電。

記憶體單位以每次一行的方式更新(通常每更新周期一行)，更新速度并不是指更新記憶體所需的時(shí)間，而是指更新整個(gè)記憶體陣列所需更新的行數(shù)。舉例而言，2K的更新速度指更新整個(gè)陣列時(shí)需要更新2048行，同樣的，4K更新速度指需要更新4096行。

一般來說，系統(tǒng)中的記憶體控制器起始更新操作。但是有些晶片能夠自行更新，這代表這些DRAM晶片永有自己的更新電路而不需中央處理器以或外部記憶體控制器干涉，自行更新晶片能夠大幅減少電力消耗，并且常用于攜帶式電腦。

H、CAS Latency

CAS latency是指對DRAM晶片上某一行下達(dá)要求所需要的時(shí)間，Latency是計(jì)算延遲的單位，所以CL2  CAS latency系數(shù)指延遲兩個(gè)時(shí)鐘周期，而CL3 latency系數(shù)指延遲三個(gè)時(shí)鐘周期。SDRAM剛推出時(shí)，制造CAS latency系數(shù)低于CL2的晶片很困難。雖然有些指示要求CL2，但許多模組在CAS latency系數(shù)為CL3時(shí)仍可正常運(yùn)作。

I、散熱器及散熱片

隨著記憶體零件的速度提高，晶片密度隨之提高，而更多電路也被壓縮規(guī)劃入更小的電路板上，多余熱能的分散成為更重要的問題。近年來新的處理器已經(jīng)加入風(fēng)扇設(shè)計(jì)，新的記憶體模組設(shè)計(jì)使用散熱器以及散熱片來維持安全運(yùn)作溫度。

J、SPD與PPD
 
電腦系統(tǒng)開機(jī)時(shí)必需檢查記憶體模組的配置以確保正常運(yùn)作，PPD(Parallel Presence Detect)是使用數(shù)個(gè)電阻傳導(dǎo)所需數(shù)據(jù)的傳統(tǒng)方式，PPD是SIMM模組以及某些DIMM模組所使用的識別方式；SPD(Serial Presence Detect)使用EEPROM(Electrically Erasable Programmable Read-Only Memory)儲存模組的相關(guān)信息。

EPROM是一種能夠記錄記憶體模組不同相關(guān)信息的晶片，這些信息包括模組容量、速度、記憶體種類，甚至制造廠名字。開機(jī)時(shí)，中央處理器使用這些信息來了解系統(tǒng)中所使用的記憶體種類并依此調(diào)整設(shè)定。EEPROM(Electrically Erasable Programmable Read-Only Memory)晶片(有時(shí)稱為E2PROM)與EPROM的不同處在于它被修改時(shí)不需要從電腦中取出，但是它必需全部同時(shí)，而不能選擇性的，清除或重設(shè)，同時(shí)它也有一定的壽命，就是它只能夠被重設(shè)一定次數(shù)。

K、Clock Line數(shù)目(2-Clock vs. 4-Clock)

SDRAM記憶體晶片需要連接記憶體模組與系統(tǒng)時(shí)鐘的Clock lines。2-Clock代表有兩條clock line與模組相連，而4-Clock代表有四條clock line與模組相連。最早的Intel設(shè)計(jì)為2-Clock，由于記憶體模組上只有八個(gè)晶片。后來，4-Clock設(shè)計(jì)的發(fā)展減少了每條clock line所連接的晶片，藉此減低每條clock line的負(fù)載并加快數(shù)據(jù)通訊。

L、電壓

隨著DRAM晶片間距離減少以及散熱重要性增加，記憶體模組上的電壓持續(xù)降低。從前大多數(shù)的電腦系統(tǒng)以五伏特的標(biāo)準(zhǔn)電壓運(yùn)作。小型筆記型電腦首先使用3.3伏特晶片，這不只是因?yàn)闇囟葐栴}，由于低電壓晶片使用較少電力，于是能夠延長電池壽命。目前大多數(shù)桌上型電腦也使用標(biāo)準(zhǔn)3.3伏特記憶體，但是隨著產(chǎn)品尺寸繼續(xù)縮小以及零件越來越接近，3.3伏特記憶體正快速的被2.5伏特晶片所取代。

M、合成vs.非合成(Composite vs. Non-Composite)

合成與非合成最早被蘋果電腦使用在分辨容量相同但是使用不同數(shù)目晶片的模組。當(dāng)業(yè)界正處于一個(gè)晶片密度生產(chǎn)過度期時(shí)，一般來說會(huì)有一段時(shí)間能夠生產(chǎn)，例如，具有8個(gè)新容量晶片或是32個(gè)舊容量晶片的模組。蘋果電腦將使用最新技術(shù)以及較少晶片的模組稱為“非合成”，而使用較早期的技術(shù)與較多晶片的模組稱為“合成”。由于一個(gè)模組上安裝32個(gè)晶片可能產(chǎn)生過熱以及空間問題，蘋果電腦通常建議客戶使用非合成模組。

進(jìn)一步信息，請?jiān)L問金士頓科技（KINGSTON TECHNOLOGY）有限公司http://www.kingston.com/china/tools/UMG/default.asp。