對未來萬億級計算應(yīng)用的分析表明，在多個內(nèi)核上運行多線程應(yīng)用會大幅度提高對內(nèi)存帶寬的需求。片上SRAM速度很高，但從對于芯片面積需求角度講代價過于昂貴。被用作“主內(nèi)存”的DRAM密度要高得多，但速度較慢。而且由于不同的制造程序，它不能在微處理器片上集成。但可通過3-D堆疊方式與處理器緊密結(jié)合，但即便如此也無法接近片上存儲的速度。

《帶寬可達 128GB/s、采用 65 納米邏輯制程的 2GHz 2Mb 2T 增益單元內(nèi)存宏（2GHz 2Mb 2T Gain-Cell Memory Macro with 128GB/s Bandwidth in a 65nm Logic Process）》
 介紹了一種能用標(biāo)準(zhǔn)的微處理器工藝制造的新型集成DRAM內(nèi)存。這為芯片設(shè)計師獲得更快的片上內(nèi)存并提高未來應(yīng)用的性能提供了新的選擇。該內(nèi)存就像其他動態(tài)內(nèi)存一樣需要定期“刷新”，但它從而能夠提供：
·相當(dāng)于片上SRAM兩倍的內(nèi)存密度。
·比DRAM 快得多的速度：2GHz頻率時高達128GB/s。

更多信息，請訪問http://blogs.intel.com/china