（產(chǎn)通社，6月10日訊）聯(lián)華電子與芯片設計解決方案供貨商美商——捷碼科技(Magma Design Automation Inc.)共同宣布，采用聯(lián)華電子65納米設計單元數(shù)據(jù)庫，已經(jīng)完成驗證統(tǒng)一功率格式(Unified Power Format, UPF)兼容的低功率RTL-to-GDSII參考設計流程。此流程采用Talus芯片實作系統(tǒng)，包含Talus Power Pro與整合的捷碼科技設計環(huán)境為基礎(chǔ)，運用了先進的低功率設計法則，在獲得設計質(zhì)量優(yōu)化與提高設計成功機率時，同時也能將功率消耗減到最低。

驗證過程包括了采用統(tǒng)一功率格式兼容規(guī)格實作一個復雜的功耗設計，接著多重電源區(qū)塊可以自動被產(chǎn)生，而其中包含了電壓準位移轉(zhuǎn)單元，隔離單元與狀態(tài)保存緩存器的置入。此設計流程采用聯(lián)華電子65納米制程低功率設計單元數(shù)據(jù)庫，展示統(tǒng)一功率格式兼容成功用在降低功率的設計上。

“這個由聯(lián)華電子與捷碼科技合作推出之統(tǒng)一功率格式兼容的低功率參考設計流程，可為芯片設計公司帶來十分顯著的優(yōu)勢，”聯(lián)華電子全球硅智財支持副總經(jīng)理徐明志表示，“捷碼科技的軟件支持統(tǒng)一功率格式，在采用包括自動多重電壓設計，極低功耗頻率樹合成與實體實作的尖端技術(shù)時，亦能達到動態(tài)與漏電功耗的需求。聯(lián)華電子的制程技術(shù)提供了低漏電晶體管以協(xié)助進一步降低芯片的功率消耗�！�

“許多捷碼科技的客戶系從事無線與可攜式消費性產(chǎn)品芯片的研發(fā)，這些設計需要快速的周轉(zhuǎn)時間以及低功耗�！苯荽a科技設計實作事業(yè)群總經(jīng)理Kam Kittrell表示。“統(tǒng)一功率格式使得芯片設計公司得以將功耗議題完整的在設計過程中被考慮，節(jié)省時間并降低功耗。藉由攜手提供統(tǒng)一功率格式兼容的流程，雙方公司可為芯片設計公司帶來自RTL設計到低功耗芯片之更簡化的流程�！�

查詢進一步信息，請訪問http://www.umc.com/chinese/news/index.asp。