| 英特爾為未來數(shù)據(jù)中心開發(fā)的處理器芯片新技術(shù) |
| 2024/2/23 10:44:13 |
|
|
|
|
| |
|
|
在一場僅限受邀者參加的活動之前，英特爾接受了IEEEE作者的獨家采訪，分享了其為代工客戶提供的新芯片技術(shù)。這些進(jìn)步包括更密集的邏輯和3D堆疊芯片內(nèi)的互連，它們將是該公司與其他公司的芯片架構(gòu)師分享的首批高端技術(shù)之一。
英特爾正在從一家只生產(chǎn)自己的芯片的公司轉(zhuǎn)變?yōu)橐患掖S，為其他公司生產(chǎn)芯片，并將自己的產(chǎn)品團(tuán)隊視為另一個客戶。
在內(nèi)部，英特爾計劃在代號為Clearwater Forest的服務(wù)器CPU中使用這些技術(shù)的組合。該公司認(rèn)為，這款擁有數(shù)千億晶體管的片上系統(tǒng)產(chǎn)品是其代工業(yè)務(wù)的其他客戶能夠?qū)崿F(xiàn)的一個例子。
英特爾數(shù)據(jù)中心技術(shù)和尋路總監(jiān)Eric Fetzer表示，Clearwater Forest的目標(biāo)是讓計算實現(xiàn)最佳性能功耗比�！叭欢绻覀冊谡麄�系統(tǒng)中應(yīng)用該技術(shù)，你會遇到其他潛在的問題，”他補(bǔ)充說�！跋到y(tǒng)的某些部分不一定像其他部分那樣可擴(kuò)展。邏輯通�？梢院芎玫赜媚柖珊饬看c代之間的關(guān)系�！钡渌δ懿粫�。例如，CPU的高速緩沖存儲器SRAM一直落后于邏輯。連接處理器和計算機(jī)其他部分的I/O電路甚至更落后。
面對這些現(xiàn)實，就像所有尖端處理器制造商現(xiàn)在面臨的情況一樣，英特爾將Clearwater Forest的系統(tǒng)分解為核心功能，選擇最適合的技術(shù)來構(gòu)建每個功能，并使用一套新的技術(shù)技巧將它們重新組合在一起。結(jié)果是CPU架構(gòu)能夠擴(kuò)展到多達(dá)3000億個晶體管。
在Clearwater Forest，數(shù)十億個晶體管被分為三種不同類型的硅集成電路，稱為小芯片（dies or chiplets），相互連接并封裝在一起。該系統(tǒng)的核心是多達(dá)12個采用英特爾18A工藝制造的處理器內(nèi)核小芯片。這些小芯片3D堆疊在三個使用英特爾 3制造的“基礎(chǔ)芯片”上，英特爾 3是制造Sierra Forest CPU計算核心的工藝，將于今年推出。CPU的主高速緩沖存儲器、電壓調(diào)節(jié)器和內(nèi)部網(wǎng)絡(luò)將封裝在基底芯片上。
高級首席工程師Pushkar Ranade表示，“堆疊通過縮短跳數(shù)來改善計算和內(nèi)存之間的延遲，同時實現(xiàn)更大的緩存。
最后，CPU的I/O系統(tǒng)將位于使用英特爾7制造的兩個芯片上，到2025年，英特爾7將落后該公司最先進(jìn)的工藝整整四代。事實上，小芯片基本上與進(jìn)入CPU的小芯片相同，減少了開發(fā)費用。下面來看看涉及的新技術(shù)及其提供的功能。
3D混合焊接
英特爾目前的芯片堆疊互連技術(shù)Foveros將一個芯片與另一個芯片連接起來，使用的是長期以來芯片與其封裝連接方式的大幅縮小版本:焊料的微小“微凸塊”被短暫熔化以連接芯片。這使得CPU中使用的Foveros的今天版本大約每36微米進(jìn)行一次連接。Clearwater Forest將使用新技術(shù)Foveros Direct 3D，該技術(shù)脫離了基于焊料的方法，將3D連接的密度提高了16倍。
稱為“混合焊接”，它類似于將兩個芯片表面的銅焊盤焊接在一起。這些焊盤略微凹陷并被絕緣體包圍。當(dāng)一個芯片上的絕緣體被壓在一起時，它們會附著在另一個芯片上。然后加熱堆疊的芯片，使銅在間隙中膨脹并結(jié)合在一起形成永久連接。競爭對手臺積電在某些AMD CPUs中使用了一種混合綁定版本，將額外的高速緩存連接到處理器核心小芯片，并在AMD最新的GPU中將計算小芯片連接到系統(tǒng)的基本芯片。
混合鍵合互連使連接密度大大增加。這種密度對服務(wù)器市場非常重要，特別是因為這種密度推動了非常低的每比特皮焦通信。如果每比特能源成本過高，數(shù)據(jù)從一個硅芯片傳輸?shù)搅硪粋�芯片所需的能源很容易消耗掉產(chǎn)品的一大塊能源預(yù)算。Foveros Direct 3D將成本降至每比特0.05皮焦耳以下，這與在硅芯片內(nèi)移動比特所需的能量處于同一水平。
大量的能源節(jié)省來自于數(shù)據(jù)傳輸銅纜的減少。假設(shè)您想將一個芯片上的512線總線連接到另一個芯片上的相同大小的總線，這樣兩個芯片就可以共享一組一致的信息。在每個芯片上，這些總線可能只有每微米10-20條線。使用今天的36微米間距微凸塊技術(shù)將信號從一個芯片傳輸?shù)搅硪粋�芯片意味著將這些信號分散到一側(cè)數(shù)百平方微米的硅上，然后在另一側(cè)的同一區(qū)域收集它們。費澤說，為所有額外的銅和焊料充電“很快就變成了一個延遲和大功率問題�！毕啾戎�，混合焊接可以在幾個微凸塊占據(jù)的相同區(qū)域內(nèi)實現(xiàn)總線到總線的連接。
盡管這些好處可能很大，但向混合結(jié)合的轉(zhuǎn)變并不容易。為了形成混合鍵，需要將一個已經(jīng)切割好的硅芯片連接到一個仍然附著在晶圓上的芯片上。正確對齊所有連接意味著芯片切割的公差必須比微凸塊技術(shù)所需的公差大得多。修復(fù)和恢復(fù)也需要不同的技術(shù)。就連連接失敗的主要方式也不同。對于微凸塊，你更有可能因為一點焊料連接到鄰居而短路。但是混合焊接的危險在于缺陷會導(dǎo)致開路連接。
背面供電
在今天的處理器中，所有的互連，無論是傳輸功率還是數(shù)據(jù)，都是在芯片的“正面”構(gòu)建的，位于硅基板上方。Foveros和其他3D芯片堆疊技術(shù)需要硅通孔，這種互連可以穿透硅層從另一側(cè)進(jìn)行連接。但是后側(cè)功率傳輸要遠(yuǎn)不止于此。它將所有電源互連置于硅下方，基本上將包含晶體管的層夾在兩組互連之間。
這種布置有所不同，因為電源互連和數(shù)據(jù)互連需要不同的特征。電源互連需要較寬以降低電阻，而數(shù)據(jù)互連應(yīng)該較窄，以便可以密集封裝。隨著今年晚些時候Arrow Lake CPU的發(fā)布，英特爾將成為第一家在商業(yè)芯片中引入背面供電的芯片制造商。英特爾去年夏天發(fā)布的數(shù)據(jù)顯示，僅后端電源就帶來了6%的性能提升。
英特爾18A制程技術(shù)的背面供電網(wǎng)絡(luò)技術(shù)將與英特爾20A芯片中的技術(shù)基本相同。然而，它在Clearwater Forest的優(yōu)勢更大。即將推出的CPU在基本芯片內(nèi)包括所謂的“片上電壓調(diào)節(jié)器”。使電壓調(diào)節(jié)接近其驅(qū)動的邏輯，意味著邏輯可以運行得更快。較短的距離使調(diào)節(jié)器能夠更快地響應(yīng)電流需求的變化，同時消耗更少的功率。
由于邏輯芯片使用背面供電，穩(wěn)壓器與芯片邏輯之間的連接電阻要低得多，這提供了一種非常有效的連接方式。
下一代RibbonFET
除了背面電源之外，還改用了一種采用英特爾20A工藝的不同晶體管架構(gòu)：RibbonFET。RibbonFET是一種納米片或全方位柵極晶體管，取代了自2011年以來CMOS的主力晶體管FinFET。借助英特爾18A，Clearwater Forest的邏輯芯片將采用第二代RibbonFET工藝制造。雖然這些器件本身與英特爾20A產(chǎn)品沒有太大區(qū)別，但它們的設(shè)計有更大的靈活性。
除了支持高性能CPU所需的設(shè)備之外，還有更廣泛的器件來支持各種代工應(yīng)用，這正是英特爾20A工藝的設(shè)計目的。其中，一些變化源于FinFET時代失去的一定程度的靈活性。在鰭式場效應(yīng)晶體管出現(xiàn)之前，采用相同工藝制造的晶體管可以有多種寬度，從而可以在性能（伴隨著更高的電流）和效率（要求更好地控制漏電流）之間進(jìn)行或多或少的持續(xù)權(quán)衡。因為FinFET的主要部分是一個具有特定高度和寬度的垂直硅鰭片，所以這種權(quán)衡現(xiàn)在必須采取一個設(shè)備有多少鰭片的形式。因此，有了兩個鰭，你可以使電流加倍，但沒有辦法增加25%或50%。
有了納米片器件，改變晶體管寬度的能力又回來了。RibbonFET技術(shù)能夠在相同的技術(shù)基礎(chǔ)上實現(xiàn)不同尺寸的圖樣，當(dāng)我們從英特爾20A升級到英特爾18A時，我們在晶體管尺寸方面提供了更大的靈活性，
意味著標(biāo)準(zhǔn)單元（設(shè)計人員可以用來構(gòu)建系統(tǒng)的基本邏輯塊）可以包含不同屬性的晶體管。這使得英特爾能夠開發(fā)一個“增強(qiáng)庫”，其中包括比英特爾20A工藝更小、性能更好或效率更高的標(biāo)準(zhǔn)單元。
第二代EMIB
在Clearwater Forest中，處理輸入和輸出的芯片使用第二代英特爾EMIB與基礎(chǔ)芯片（具有高速緩存和網(wǎng)絡(luò)的芯片）水平連接。EMIB是一小片硅片，包含一組密集的互連和微凸塊，旨在將一個芯片連接到同一平面上的另一個芯片。硅嵌入封裝本身，在芯片之間形成橋梁。
自Sapphire Rapids于2023年發(fā)布以來，該技術(shù)已在英特爾CPU中投入商業(yè)使用。這意味著它是將所有芯片放在硅內(nèi)插器上的一種成本更低的替代方案，硅內(nèi)插器是一片帶有互連圖案的硅片，其尺寸足以容納系統(tǒng)的所有芯片。除了材料成本之外，硅插入物的制造成本可能很高，因為它們通常比標(biāo)準(zhǔn)硅工藝設(shè)計制造的插入物大幾倍。
第二代EMIB今年首次推出Granite Rapids CPU，它涉及將微凸塊連接的間距從55微米縮小到45微米，并提高導(dǎo)線密度。這種連接的主要挑戰(zhàn)是封裝和硅在受熱時的膨脹速率不同。這種現(xiàn)象可能導(dǎo)致翹曲破壞連接。
此外，在Clearwater Forest的案例中，“還有一些獨特的挑戰(zhàn)，因為我們要將常規(guī)芯片上的EMIB連接到Foveros Direct 3D基礎(chǔ)芯片和堆棧上的EMIB，”費澤說他說，這種情況最近被重新命名為EMIB 3.5技術(shù)（以前稱為co-EMIB），需要采取特殊步驟來確保所涉及的應(yīng)力和應(yīng)變與Foveros堆棧中的硅兼容，F(xiàn)overos堆棧比普通芯片更薄。
|
|
| → 『關(guān)閉窗口』 |
|
| |
|
|
|
|
|
|
