【產(chǎn)通社，2月1日訊】益登電子報(bào)（EDOM Technology Review）消息，芯科實(shí)驗(yàn)室有限公司（Silicon Laboratories, NASDAQ: SLAB）擴(kuò)展了PCI Express（PCIe）時(shí)鐘發(fā)生器和時(shí)鐘緩沖器產(chǎn)品組合，為業(yè)界提供范圍最廣的時(shí)鐘解決方案，以滿足PCIe Gen 1/2/3標(biāo)準(zhǔn)的嚴(yán)格要求。Silicon Labs擴(kuò)展的PCIe定時(shí)產(chǎn)品組合包括現(xiàn)用Si5214x時(shí)鐘發(fā)生器和Si5315x時(shí)鐘緩沖器，此兩款產(chǎn)品針對(duì)功耗和成本敏感型PCIe應(yīng)用；同時(shí)還包括針對(duì)FPGA和SoC設(shè)計(jì)應(yīng)用的Si5335網(wǎng)絡(luò)定制時(shí)鐘發(fā)生器/緩沖器，這些設(shè)計(jì)要求支持多種差分時(shí)鐘格式，同時(shí)還需符合PCIe標(biāo)準(zhǔn)。

Silicon Labs公司定時(shí)產(chǎn)品總經(jīng)理Mike Petrowski表示：“通過把‘一站式采購(gòu)’定時(shí)IC供應(yīng)模式帶給PCIe市場(chǎng)，我們能為客戶提供最大靈活性，使客戶根據(jù)其PCIe應(yīng)用需求選擇最佳時(shí)鐘解決方案，我們擴(kuò)展的PCIe 定時(shí)解決方案組合是開發(fā)人員現(xiàn)用時(shí)鐘選項(xiàng)的完整補(bǔ)充，包括最小化功耗、增強(qiáng)信號(hào)集成度和降低成本，同時(shí)也為基于FPGA設(shè)計(jì)提供業(yè)內(nèi)高度定制化的時(shí)鐘發(fā)生器和緩沖器�！�
 
PCIe互連標(biāo)準(zhǔn)已被大量應(yīng)用廣泛采用，包括：消費(fèi)類電子產(chǎn)品、刀片服務(wù)器、存儲(chǔ)、嵌入式計(jì)算、IP網(wǎng)關(guān)和工業(yè)系統(tǒng)。PCIe接口也可用于FPGA和SoC裝置，為設(shè)計(jì)者提供靈活和高性能系統(tǒng)內(nèi)數(shù)據(jù)傳輸解決方案。Silicon Labs公司利用其專利混合信號(hào)技術(shù)為PCIe設(shè)計(jì)提供一套靈活的時(shí)鐘解決方案，可滿足不同市場(chǎng)和應(yīng)用需求。
 

產(chǎn)品特點(diǎn)
 

Si5214x時(shí)鐘發(fā)生器和Si5315x時(shí)鐘緩沖器產(chǎn)品系列有2-9路的時(shí)鐘輸出，提供業(yè)界最高性能。新型PCIe時(shí)鐘發(fā)生器和緩沖器的電源效率為其他時(shí)鐘方案的兩倍，更低功耗有助于減少散熱、減少額外冷卻組件和電源穩(wěn)壓器的需要；同時(shí)此芯片滿足PCIe對(duì)抖動(dòng)性能最大50%容差的要求，帶來更好系統(tǒng)穩(wěn)定性和降低誤碼率。為進(jìn)一步簡(jiǎn)化設(shè)計(jì)復(fù)雜性，Si5214x和Si5315x產(chǎn)品利用輸出緩沖技術(shù)來集成所有外部終端電阻，從而減少組件數(shù)量、BOM成本、板面積和功耗。作為市場(chǎng)上最小PCIe時(shí)鐘裝置，新型時(shí)鐘發(fā)生器和緩沖器是空間受限型應(yīng)用的理想選擇。
 
為克服電磁干擾（EMI）和射頻干擾（RFI），Si5214x和Si5315x產(chǎn)品系列每個(gè)獨(dú)立輸出均具有可編程邊沿速率和失真控制。使用內(nèi)置I2C接口，開發(fā)人員無需更多組件即可微調(diào)信號(hào)并修復(fù)運(yùn)行中的完整性問題。此信號(hào)完整性調(diào)節(jié)能力使產(chǎn)品更符合對(duì)EMI的要求，縮短PCIe電路板設(shè)計(jì)上市時(shí)間。
 
其中，Si5335時(shí)鐘發(fā)生器/緩沖器IC是業(yè)界最容易定制的時(shí)鐘解決方案，特別針對(duì)PCIe和基于FPGA應(yīng)用所面臨的定時(shí)挑戰(zhàn)。通過Silicon Labs公司網(wǎng)站www.silabs.com/Clockbuilder易于使用的ClockBuilder Web配置實(shí)用工具，客戶可以在2周內(nèi)獲得工廠定制化、引腳控制的Si5335器件（沒有最小訂單限制），Si5335輸出可配置多達(dá)四個(gè)輸出頻率，范圍為1-350MHz任意組合。單一零件型號(hào)可以最多指定3個(gè)唯一的器件配置，因此Si5335可以代替3個(gè)獨(dú)立時(shí)鐘發(fā)生器或緩沖器，從而允許開發(fā)人員在多個(gè)設(shè)計(jì)中重復(fù)使用定制Si5335器件。
 
Si5335時(shí)鐘發(fā)生器/緩沖器IC可提供高達(dá)5個(gè)用戶可分配控制引腳，以簡(jiǎn)化PCIe和基于FPGA的系統(tǒng)設(shè)計(jì)，并使用PCIe兼容的擴(kuò)頻時(shí)鐘選項(xiàng)來簡(jiǎn)化EMI兼容性。Si5335器件采用Silicon Labs專利MultiSynth小數(shù)分頻技術(shù)，使其在每個(gè)輸出時(shí)鐘上的任意頻率合成均具有亞皮秒級(jí)抖動(dòng)性能。Si5335性能超越PCIe、以太網(wǎng)和海量存儲(chǔ)行業(yè)標(biāo)準(zhǔn)的性能要求，其最大抖動(dòng)為0.45ps（rms），優(yōu)于PCIe 3.0抖動(dòng)性能要求（1ps）兩倍多。
 
Si5335通過支持任意差分格式組合，例如LVPECL、LVDS、CML和單端格式（比如LVCMOS），簡(jiǎn)化多芯片時(shí)鐘面臨的挑戰(zhàn)，并減少時(shí)鐘發(fā)生器和緩沖器數(shù)量，芯片支持4個(gè)差分輸出或多達(dá)8個(gè)LVCMOS輸出的任意組合。輸出格式的靈活性使設(shè)計(jì)人員容易適應(yīng)PCIe、FPGA和SoC嵌入式應(yīng)用中常見的對(duì)多種輸出信號(hào)格式和電源電壓的要求。

供貨與報(bào)價(jià)

查詢進(jìn)一步信息，請(qǐng)?jiān)L問官方網(wǎng)站http://www.edom.com.tw，以及http://www.silabs.com/Clockbuilder。