MIPS 科技與Virage Logic Corp.(納斯達(dá)克交易代碼：VIRL)10月26日宣布聯(lián)合推出一個新系列的第一個內(nèi)核優(yōu)化IP套件(Core-Optimized IP Kit)。該套件由專門優(yōu)化MIPS處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory和ASAP Logic IP組成。預(yù)期該戰(zhàn)略聯(lián)盟將有助于MIPS-Based的系統(tǒng)芯片(SoC)設(shè)計(jì)者實(shí)現(xiàn)顯著的提升，同時(shí)享用更多的設(shè)計(jì)靈活性。

第一個內(nèi)核優(yōu)化IP套件的目標(biāo)是采用TSMC 130nm G工藝生產(chǎn)的MIPS32 24K和24KE系列處理器內(nèi)核。當(dāng)采用內(nèi)核優(yōu)化IP套件時(shí)，24K和24KE處理器內(nèi)核系列的時(shí)鐘頻率將超過 440MHz。該套件包括 Virage Logic的ASAP存儲器高速(HS)系列和ASAP邏輯HS單元庫。
    隨著這個新的多年多處理器內(nèi)核協(xié)議，兩家公司還聯(lián)合推出了一個簡化的授權(quán)模式，使SoC設(shè)計(jì)人員能夠利用MIPS科技的單一授權(quán)，獲得MIPS科技的32位處理器內(nèi)核及Virage Logic的IP授權(quán)。

MIPS32 24K硬核系列包括24Kc、24Kc Pro、24Kf和24Kf Pro，均采用130nm工藝，最差情況下可提供400-625MHz的性能，是嵌入式市場上可用的32位可合成內(nèi)核的最高頻率，同時(shí)可最大限度地縮短設(shè)計(jì)時(shí)間和減少產(chǎn)品成本。量身定制的SoC設(shè)計(jì)理念、開放的內(nèi)核協(xié)議(OCP)互連架構(gòu)、標(biāo)準(zhǔn)程序庫和來自業(yè)界領(lǐng)先公司的片上存儲器可加速上市時(shí)間，為適用于諸如數(shù)字和交互TV、機(jī)頂盒和DVD播放器的處理器內(nèi)核的嵌入式用戶應(yīng)用提供重要優(yōu)勢。

Virage Logic的內(nèi)核優(yōu)化IP套件是專門用來充分發(fā)揮目標(biāo)處理器性能的。當(dāng)采用內(nèi)核優(yōu)化IP套件時(shí)，24K和24KE處理器內(nèi)核系列的時(shí)鐘頻率將超過440MHz。該套件包括Virage Logic的ASAP存儲器高速(HS)系列和ASAP邏輯HS單元庫。

用于MIPS32 24K和24KE內(nèi)核的Virage Logic內(nèi)核優(yōu)化IP套件將由兩家公司在2005年第四季度末開始全面銷售，為了更早獲取信息請登陸info@viragelogic.com。