【產(chǎn)通社，9月29日訊】美普思科技公司（MIPS Technologies, Inc., 納斯達克代碼：MIPS）消息，其已經(jīng)攜手Open-Silicon, Inc.和Dolphin Technology流片成功典型條件下超過2.4GHz的高性能ASIC處理器。這一針對臺積電參考流程簽核條件時序收斂評估的成果，將成為有史以來最高頻率的ASIC處理器之一。這種高性能ASIC處理器是65nm的后續(xù)測試芯片，1.1GHz的測試芯片是去年年底由Open-Silicon和MIPS科技公司攜手推出的。

該器件內(nèi)置了MIPS32TM 74Kf處理器內(nèi)核，它是一款采用高性能集成浮點單元（FPU)、DSP擴展、32K L1指令及32K L1數(shù)據(jù)緩存和片上8K PDtrace內(nèi)存緩沖器的超標(biāo)量、無序（Out of Order, OoO）CPU。MIPS32 74KTM內(nèi)核是一款有15級流水線的完全可合成、可授權(quán)IP內(nèi)核，可實現(xiàn)最高頻率，并廣泛應(yīng)用于高端數(shù)字消費設(shè)備、機頂盒和家庭網(wǎng)絡(luò)解決方案。與前一代65nm設(shè)計相同，RTL設(shè)計是由MIPS完成，采用Dolphin存儲器，部署是由Open-Silicon完成的。臺積電采用CyberShuttle原型方案構(gòu)建了制造設(shè)備。

為了最大限度提高性能，Open-Silicon采用其CoreMAX技術(shù)擴展了特定設(shè)計庫。為了實現(xiàn)該設(shè)計，Open-Silicon創(chuàng)建了159個新的LVt單元、147個RVt和147個HVt單元，專門優(yōu)化MIPS 74Kf內(nèi)核和FPU內(nèi)的關(guān)鍵路徑。其他先進的物理設(shè)計技術(shù)包括Open-Silicon經(jīng)驗豐富的處理器布局、采用有用偏移（useful skew)的時鐘樹合成和時序驅(qū)動布局優(yōu)化。Cadence EDA布局工具被用來實現(xiàn)物理設(shè)計。

查詢進一步信息，請訪問http://www.mips.com.cn。