【產(chǎn)通社，4月20日訊】復(fù)旦大學(xué)（Fudan University）官網(wǎng)消息，其集成芯片與系統(tǒng)全國重點實驗室、芯片與系統(tǒng)前沿技術(shù)研究院周鵬-劉春森團隊通過構(gòu)建準二維泊松模型，在理論上預(yù)測了超注入現(xiàn)象，打破了現(xiàn)有存儲速度的理論極限，研制“破曉（PoX）”皮秒閃存器件，其擦寫速度可提升至亞1納秒（400皮秒），相當(dāng)于每秒可執(zhí)行25億次操作，是迄今為止世界上最快的半導(dǎo)體電荷存儲技術(shù)。相關(guān)成果以《亞納秒超注入閃存》（Subnanosecond flash memory enabled by 2D-enhanced hot-carrier injection）為題，于北京時間4月16日晚間在《自然》（Nature）期刊上發(fā)表

顛覆現(xiàn)有存儲架構(gòu)，跑進亞納秒級速度大關(guān)

AI時代，大數(shù)據(jù)的高速存儲至關(guān)重要。如何突破信息存儲速度極限，一直是集成電路領(lǐng)域最核心的基礎(chǔ)性問題之一，也是制約AI算力上限的關(guān)鍵技術(shù)瓶頸。要實現(xiàn)大數(shù)據(jù)的高速存儲，意味著與之匹配的存儲器必須是在存儲速度、能耗、容量上均表現(xiàn)優(yōu)異的“六邊形戰(zhàn)士”。

然而，既有存儲器的速度分級架構(gòu)形如一座金字塔——位于塔上層的易失性存儲器（如SRAM、DRAM）擁有納秒級的高速存儲，但其存儲容量小、功耗大、制造成本高、斷電后數(shù)據(jù)會丟失；而位于塔底的非易失性存儲器（如閃存）則恰恰相反，雖克服了前者的種種劣勢，但唯一的美中不足，便是百微秒級的存取速度不及前者十萬分之一，遑論滿足AI的計算需求。

既然閃存除了速度都是優(yōu)點，有沒有可能補齊它的速度短板？為此，周鵬-劉春森團隊開展攻關(guān)，試圖重新定義存儲的邊界，找到一種“完美”的存儲器。

作為閃存的基本存儲單元，浮柵晶體管由源極、漏極和柵極所組成。當(dāng)電子從源極順著溝道“跑”向漏極的過程中，按下柵極這一“開關(guān)”，電子便可被拽入浮柵存儲層，實現(xiàn)信息存儲。

“過去為閃存提速的思路，是讓電子在跑道上先熱身加速一段時間，等具備了高能量再按下開關(guān)。”劉春森形象解釋。但在傳統(tǒng)理論機制下，電子的“助跑”距離長、提速慢，半導(dǎo)體特殊的電場分布也決定了電子加速存在理論上限，令閃存存儲速度無法突破注入極值點。

從存儲器件的底層理論機制出發(fā)，團隊提出了一條全新的提速思路——通過結(jié)合二維狄拉克能帶結(jié)構(gòu)與彈道輸運特性，調(diào)制二維溝道的高斯長度，從而實現(xiàn)溝道電荷向浮柵存儲層的超注入。在超注入機制下，電子無需“助跑”就可以直接提至高速，而且可以無限注入，不再受注入極值點的限制。通過構(gòu)建準二維泊松模型，團隊成功在理論上預(yù)測了超注入現(xiàn)象，據(jù)此研制的皮秒閃存器件的擦寫速度闖入亞1納秒大關(guān)（400皮秒），相當(dāng)于每秒可執(zhí)行25億次操作，性能超越同技術(shù)節(jié)點下世界最快的易失性存儲SRAM技術(shù)。

這是迄今為止世界上最快的半導(dǎo)體電荷存儲技術(shù)，實現(xiàn)了存儲、計算速度相當(dāng)，在完成規(guī)�；珊笥型麖氐最嵏铂F(xiàn)有的存儲器架構(gòu)。在該技術(shù)基礎(chǔ)上，未來的個人電腦將不存在內(nèi)存和外存的概念，無需分層存儲，還能實現(xiàn)AI大模型的本地部署。

十年磨一劍，做卡脖子領(lǐng)域的底層理論創(chuàng)新

給技術(shù)取名為“破曉”，寓意打破既有存儲速度分級架構(gòu)，迎接一個全新的存儲時代。朝著這一目標，團隊聚焦閃存技術(shù)的速度問題，由淺入深研究長達十年。

2015年，復(fù)旦碩士在讀的劉春森在導(dǎo)師周鵬指導(dǎo)下開展的第一項研究就是閃存器件。他們深知，面對高筑的技術(shù)壁壘，若想在閃存這一卡脖子領(lǐng)域取得重大突破，唯有另辟蹊徑、持續(xù)創(chuàng)新。

2018年，團隊利用多重二維材料構(gòu)建二維半浮柵閃存結(jié)構(gòu)，將存取速度提升至10納秒量級，這也是他們發(fā)表在納米技術(shù)領(lǐng)域國際期刊Nature Nanotechnology上的第一篇閃存技術(shù)相關(guān)成果。不過，這項技術(shù)的器件結(jié)構(gòu)仍較復(fù)雜，斷電后，數(shù)據(jù)也只能保存十秒左右。

2021年，他們嘗試修正傳統(tǒng)理論機制�；贔N隧穿這一閃存工作機制，團隊首次發(fā)現(xiàn)了雙三角隧穿勢壘超快電荷存儲機理，并研制出范德華異質(zhì)結(jié)閃存，將存儲速度提至20納秒的同時確保了數(shù)據(jù)存儲的非易失（數(shù)據(jù)保存可達10年），成果再登Nature Nanotechnology。

但這兩項成果與團隊期待的顛覆性創(chuàng)新仍有一定差距。時至今日，劉春森還時常會翻出1967年施敏博士（Simon Sze）和江大原（Dawon Kahng）在美國貝爾實驗室提出浮柵晶體管概念所發(fā)表的論文，反復(fù)閱讀這篇為閃存技術(shù)奠基的經(jīng)典之作。

“60年過去了，如果還是沿著傳統(tǒng)理論，或者靠換材料碰運氣，很難做出顛覆性成果。我們一直在思考，能不能致敬前輩提出一個全新的閃存工作機制？”劉春森說。

于是，團隊決心從底層理論機制著手創(chuàng)新。2021年底，他們基于高斯定理進行理論創(chuàng)新有了初步把握，最終在2024年構(gòu)建起了準二維泊松模型，經(jīng)過測試驗證，迎來最終的“破曉”時刻。

回想自己如何從早期研究領(lǐng)域的多線并行轉(zhuǎn)變?yōu)閷Ｗ⒂陂W存技術(shù)研究，劉春森覺得：“當(dāng)你意識到什么是真正有價值的東西的時候，你就要開始聚焦，一頭扎到底�！�

“雙腿”并行推動原型器件集成落地

銜接起實驗室成果與產(chǎn)業(yè)化需求，確保理論創(chuàng)新與應(yīng)用轉(zhuǎn)化能夠“雙腿并行”，是周鵬-劉春森團隊在研究中相互交織的兩條主線。

“過去講究理論創(chuàng)新，可能挖一個坑又換一個。如果你不往下多挖一步，把原型器件做到集成，產(chǎn)業(yè)界也不會接手完成這一步�！眲⒋荷J為。 

針對2021年的理論成果，團隊在2023年發(fā)表的論文中驗證了修正后的理論在其他半導(dǎo)體材料的通用性，并在2024年實現(xiàn)了最大規(guī)模1Kb納秒超快閃存陣列集成驗證，成功研發(fā)出物理溝道尺寸8納米的超快閃存器件。

正是依托這些前期完成的集成工作，此次研發(fā)的亞納秒級原型器件得以向產(chǎn)業(yè)化落地加速推進。團隊將“破曉”與CMOS結(jié)合，以此打造出的Kb級芯片目前已成功流片。下一步，他們計劃在3-5年將其集成到幾十兆的水平，屆時可授權(quán)給企業(yè)進行產(chǎn)業(yè)化。

作為智能時代的核心基座，存儲技術(shù)的速度邊界拓寬或?qū)⒁l(fā)應(yīng)用場景指數(shù)級的革新，并成為我國在人工智能、云計算、通信工程等相關(guān)領(lǐng)域?qū)崿F(xiàn)技術(shù)引領(lǐng)的“底氣”之一。這場突破極限的挑戰(zhàn)，未完待續(xù)。

復(fù)旦大學(xué)集成芯片與系統(tǒng)全國重點實驗室、芯片與系統(tǒng)前沿技術(shù)研究院劉春森研究員和微電子學(xué)院周鵬教授為論文通訊作者，劉春森研究員和博士生向昱桐、王寵為論文第一作者。研究工作得到了科技部重點研發(fā)計劃、國家自然科學(xué)基金人才類項目、上海市基礎(chǔ)研究特區(qū)計劃、上海啟明星等項目的資助，以及教育部創(chuàng)新平臺的支持。

查詢進一步信息，請訪問官方網(wǎng)站http://news.fudan.edu.cn/2025/0417/c1268a145010/page.htm，以及https://www.nature.com/articles/s41586-025-08839-w。（Robin Zhang，產(chǎn)通數(shù)造）    （完）