【產(chǎn)通社，10月18日訊】南方科技大學(xué)（Southern University of Science and Technology, SUSTech）官網(wǎng)消息，深港微電子學(xué)院李毅達(dá)助理教授課題組在CMOS后道集成和氧化物半導(dǎo)體領(lǐng)域取得重要進(jìn)展。相關(guān)成果以“CMOS Backend-of-Line Compatible Memory Array and Logic Circuitries Enabled by High Performance Atomic Layer Deposited ZnO Thin-film Transistor”為題發(fā)表在國際頂級期刊 Nature Communications 上。

隨著對數(shù)據(jù)驅(qū)動型應(yīng)用（例如新一代機器學(xué)習(xí)加速器和物聯(lián)網(wǎng)）需求的持續(xù)增長，傳統(tǒng)的馮?諾依曼架構(gòu)面臨著嚴(yán)重的“存儲墻”挑戰(zhàn)，硅基晶體管工藝制程的縮小進(jìn)一步加劇了這種情況。為了突破該瓶頸，集存儲單元和計算單元為一體的單片三維集成或者存內(nèi)計算，成為一種潛在的解決方案。但用于CMOS后端集成的硅基技術(shù)受到低熱負(fù)載（< 400 ℃）的限制，二維材料、氧化物半導(dǎo)體等這些超硅器件可以很好地兼容CMOS后端工藝。

氧化物半導(dǎo)體具有工藝溫度低、透明度好、薄膜可大面積生長、電子遷移率高、能帶隙寬等優(yōu)點，這些優(yōu)點使其適用于內(nèi)存驅(qū)動電路以及基于高性能薄膜晶體管的邏輯電路。隨著人們對實現(xiàn)具有新功能和超強計算能力的新型計算架構(gòu)越來越感興趣，開發(fā)高性能氧化物半導(dǎo)體晶體管以實現(xiàn)兼容CMOS 后端工藝的單片三維集成（M3D）電路已迫在眉睫。

在這項工作中，首先利用原子層沉積（ALD）工藝，實現(xiàn)了基于多晶ZnO半導(dǎo)體的高性能薄膜晶體管（TFT），該TFT的電子遷移率可達(dá)140 cm2/V·s，電流開關(guān)比>108，柵極漏電流<10-11 A。隨后將該TFT集成到憶阻器（RRAM）陣列中，實現(xiàn)了可高速讀取的1 kBit（32×32）的1T1R存儲陣列。為了協(xié)同設(shè)計基于TFT的電路，該工作還對ZnO TFT做了器件建模（Compact Model），基于該器件模型，并實現(xiàn)了一個基于純NMOS設(shè)計反相器的5級環(huán)形振蕩器，該環(huán)形振蕩器的工作頻率可以達(dá)到44.85 MHz。

李毅達(dá)課題組2022級博士研究生王文輝為論文第一作者，李毅達(dá)為第一通訊作者，北京郵電大學(xué)特聘研究員張盼盼和南方科技大學(xué)深港微電子學(xué)院助理教授林龍揚為共同通訊作者，南科大為論文第一單位。該工作得到了深港微電子學(xué)院以及其他合作單位（北京郵電大學(xué)、香港大學(xué)、上海交通大學(xué)）老師的支持。該論文研究工作得到國家自然科學(xué)基金面上項目和省級、市級科研經(jīng)費的支持。 

查詢進(jìn)一步信息，請訪問官方網(wǎng)站http://newshub.sustech.edu.cn/html/202306/43986.html，以及http://www.nature.com/articles/s41467-023-41868-5。（張嘉汐，產(chǎn)通發(fā)布）    （完）