【產(chǎn)通社，1月8日訊】中國科學(xué)院微電子研究所（Microelectronice of Chinese Academy of Sciences）官網(wǎng)消息，2020國際電子器件大會（IEDM）近日以視頻會議的形式召開，劉明院士科研團(tuán)隊展示了阻變存儲器芯片集成領(lǐng)域的最新研究成果。 

阻變存儲器（RRAM）因其CMOS工藝兼容性好、微縮能力強、可靠性高等優(yōu)勢，被認(rèn)為是先進(jìn)工藝節(jié)點上取代e-flash的有力候選者。但其能否集成在10納米邏輯工藝平臺是影響RRAM未來市場的關(guān)鍵因素。 

劉明院士團(tuán)隊首次在14納米FinFET邏輯工藝平臺上開展了RRAM的集成工作，實現(xiàn)了1Mbit的嵌入式RRAM存儲芯片，1T1R單元面積為0.022um2，芯片存儲密度為13.4Mb/mm2，居世界前列。針對RRAM器件與邏輯單元之間的不兼容性，團(tuán)隊提出了負(fù)電壓偏置的編程方案，通過在芯片中引入深N阱工藝，使陣列可以施加負(fù)電壓以降低施加電壓的絕對值進(jìn)而減小傳輸路徑上的高壓風(fēng)險。團(tuán)隊采用位線轉(zhuǎn)置的優(yōu)化陣列架構(gòu)，降低了晶體管的擊穿風(fēng)險。團(tuán)隊發(fā)現(xiàn)操作電壓、編程電流和后端RC是影響微縮的重要因素，進(jìn)而提出了RRAM在10納米及以下節(jié)點集成的建議設(shè)計規(guī)則，并采用1T2R的陣列架構(gòu)提高存儲密度。該工作對提升RRAM在先進(jìn)工藝節(jié)點下的嵌入式應(yīng)用具有一定的指導(dǎo)意義。 

基于上述研究成果的論文“First Demonstration of OxRRAM Integration on 14nm FinFet Platform and Scaling Potential Analysis towards Sub-10nm Node”入選2020 IEDM。微電子所許曉欣副研究員為論文第一作者。  

查詢進(jìn)一步信息，請訪問官方網(wǎng)站http://www.ime.cas.cn。（張怡, 產(chǎn)通發(fā)布）    （完）