【產(chǎn)通社，10月25日訊】益華計算機（Cadence；NASDAQ股票代碼：CDNS）官網(wǎng)消息，其完整且經(jīng)硅認(rèn)證（Silicon-Proven）支持臺積電N5 制程的DDR5/LPDDR5 DRAM （動態(tài)隨機存取內(nèi)存） IP儲存標(biāo)準(zhǔn)已就緒。此多標(biāo)準(zhǔn)IP包括Cadence PHY、控制器設(shè)計IP及驗證IP（VIP），并支持包括數(shù)據(jù)中心、儲存、人工智能/機器學(xué)習(xí)（AI / ML）及超大規(guī)模運算等多種應(yīng)用。Cadence及臺積電共同客戶，將從中受惠，完成更快速、低風(fēng)險與多種內(nèi)存連接先進制程的芯片設(shè)計。

Cadence與臺積電的IP合作，對于當(dāng)今的市場格局至關(guān)重要。例如，在同一內(nèi)存接口IP中結(jié)合使用DDR5及LPDDR5協(xié)議解決方案，可提供高速、具擴展性內(nèi)存容量的解決方案。Cadence IP的目標(biāo)是使DDR5及LPDDR5的實現(xiàn)具可預(yù)測性并順利完成，成為彈性化的解決方案。多標(biāo)準(zhǔn)DDR5/LPDDR5 IP解決方案允許用戶在不同環(huán)境下，以單芯片支持多種內(nèi)存，使芯片可用于不同市場及不同DRAM需求的產(chǎn)品。

DDR5/LPDDR5 IP支持Cadence智能系統(tǒng)設(shè)計策略，以實現(xiàn)先進制程系統(tǒng)單芯片（SoC）的卓越設(shè)計。該IP充分運用Cadence經(jīng)硅驗證的DDR及高速SerDes設(shè)計技術(shù)、以及Cadence VIP的全面驗證功能，為實現(xiàn)SoC的設(shè)計人員提供最大信心。

查詢進一步信息，請訪問官方網(wǎng)站http://www.cadence.com。（Lisa WU, 365PR Newswire）    （完）