【產(chǎn)通社，10月24日訊】益華計(jì)算機(jī)（Cadence；NASDAQ股票代碼：CDNS）官網(wǎng)消息，其GDDR6 IP獲得臺(tái)積電6奈米制程（N6）硅認(rèn)證，可立即用于N6、N7與還有即將到來的N5制程技術(shù)。GDDR6 IP由Cadence PHY和控制器設(shè)計(jì)IP與驗(yàn)證IP（VIP） 所組成，目標(biāo)針對(duì)超高帶寬的內(nèi)存應(yīng)用，包括超大型運(yùn)算、汽車、5G通訊及消費(fèi)性電子，特別有關(guān)于人工智能、機(jī)器學(xué)習(xí)芯片中的內(nèi)存接口。使用Cadence與臺(tái)積電技術(shù)，客戶能更快速且低風(fēng)險(xiǎn)地設(shè)計(jì)出連接GDDR6內(nèi)存的芯片。

傳統(tǒng)上GDDR內(nèi)存被用于繪圖應(yīng)用中，而DDR和LPDDR內(nèi)存則供多數(shù)其他類型的運(yùn)算使用。隨著我們進(jìn)入需要比以往DDR和LPDDR所能提供、更大內(nèi)存帶寬的新運(yùn)算紀(jì)元，業(yè)界已轉(zhuǎn)向GDDR6 DRAM內(nèi)存，以提供滿足最新世代運(yùn)算裝置需求所需的內(nèi)存帶寬。

Cadence GDDR6 IP提供超過例如DDR5和LPDDR5其他最新世代標(biāo)準(zhǔn)2倍的數(shù)據(jù)率，而其需要GDDR6設(shè)計(jì)IP中的新體系結(jié)構(gòu)與技術(shù)。汲取自Cadence在DDR和高速訊號(hào)雙方面的獨(dú)特經(jīng)驗(yàn)，其GDDR6 PHY IP允許每一pin的帶寬在全范圍的運(yùn)行條件下，高達(dá)16Gbit/秒、每芯片達(dá)512G/秒，以低運(yùn)轉(zhuǎn)功耗、低閑置功耗及低位錯(cuò)誤率（BER）達(dá)到更高可靠性與更大帶寬。GDDR6的設(shè)計(jì)在最先進(jìn)的臺(tái)積電N5制程中甚至能達(dá)到更快速度。對(duì)應(yīng)的GDDR6控制器IP提供結(jié)合衍生自Cadence DDR控制器設(shè)計(jì)之效能與可靠性的強(qiáng)大功能組合。

GDDR6 IP支持Cadence智能系統(tǒng)設(shè)計(jì)策略，實(shí)現(xiàn)先進(jìn)制程SoC的設(shè)計(jì)長(zhǎng)處。運(yùn)用來自Cadence硅認(rèn)證的DDR與高速SerDes設(shè)計(jì)的IP技術(shù)，搭配Cadence 驗(yàn)證IP的完整驗(yàn)證功能，讓客戶研發(fā)設(shè)計(jì)SoC時(shí)更具信心。

查詢進(jìn)一步信息，請(qǐng)?jiān)L問官方網(wǎng)站http://www.cadence.com。（Lisa WU, 365PR Newswire）    （完）