【產(chǎn)通社，6月18日訊】英特爾公司（Intel Corporation；NASDAQ股票代碼：INTC）官網(wǎng)消息，2020 VLSI技術(shù)與電路研討會(huì)上，其將介紹一些英特爾的研究論文，探討在未來(lái)邊緣-網(wǎng)絡(luò)-云系統(tǒng)中如何能夠?qū)崿F(xiàn)更高的智能水平和更高能效，以支持日益增長(zhǎng)的眾多邊緣應(yīng)用。研究論文中涉及的部分主題（研究的完整列表請(qǐng)見本新聞稿文末）包括：
 
（1）利用光線投射硬件加速器，提高邊緣機(jī)器人三維場(chǎng)景重建的效率和精度
    論文：在邊緣機(jī)器人和增強(qiáng)現(xiàn)實(shí)應(yīng)用中，通過(guò)10納米CMOS的光線投射加速器進(jìn)行高效3D場(chǎng)景重建.
    重要意義：包括邊緣機(jī)器人和增強(qiáng)現(xiàn)實(shí)在內(nèi)的某些應(yīng)用，需要通過(guò)從光線投射操作產(chǎn)生的大量數(shù)據(jù)中精確、快速并且高能效地對(duì)復(fù)雜的3D場(chǎng)景進(jìn)行重建，以實(shí)現(xiàn)實(shí)時(shí)密集的同步定位和映射（SLAM）。在本研究論文中，英特爾重點(diǎn)介紹了一款新型光線投射硬件加速器，可以利用新技術(shù)來(lái)保持場(chǎng)景重建的準(zhǔn)確性，同時(shí)實(shí)現(xiàn)卓越的高能效性能。這些創(chuàng)新方法包括三維像素重疊搜索和硬件輔助近似計(jì)算三維像素等技術(shù)，降低了對(duì)本地內(nèi)存的需求，此外還提升了電源效率，以適應(yīng)未來(lái)的邊緣機(jī)器人和增強(qiáng)現(xiàn)實(shí)應(yīng)用。

（2）利用事件驅(qū)動(dòng)可視化數(shù)據(jù)處理單元（EPU），降低基于深度學(xué)習(xí)的視頻流分析的功耗
    論文：一個(gè)0.05pJ/像素70fps FHD 1Meps事件驅(qū)動(dòng)的可視數(shù)據(jù)處理單元
    重要意義：基于實(shí)時(shí)深度學(xué)習(xí)的可視數(shù)據(jù)分析主要用于安全和安保等領(lǐng)域，要求在多個(gè)視頻流中能夠快速檢測(cè)對(duì)象，因而需要較長(zhǎng)計(jì)算時(shí)間和高內(nèi)存帶寬。通常會(huì)對(duì)這些攝像頭中的輸入幀進(jìn)行下采樣，以便讓負(fù)載降到最低，這樣就降低了圖像精度。在本項(xiàng)研究中，英特爾演示了一個(gè)事件驅(qū)動(dòng)的視覺數(shù)據(jù)處理單元（EPU）在結(jié)合新穎的算法之后，可指示深度學(xué)習(xí)加速器僅使用基于運(yùn)動(dòng)的“目標(biāo)區(qū)域”來(lái)處理視覺輸入。這種新型方法緩解了邊緣視覺分析中的密集計(jì)算和高內(nèi)存要求。
 
（3）擴(kuò)展本地內(nèi)存帶寬，以滿足人工智能、機(jī)器學(xué)習(xí)和深度學(xué)習(xí)應(yīng)用的需求
    論文：針對(duì)內(nèi)存帶寬有限的工作負(fù)載而設(shè)計(jì)的2倍帶寬突發(fā)6T-SRAM
    重要意義：很多AI芯片，尤其是那些用于自然語(yǔ)言處理的芯片（如語(yǔ)音助理），日益受到本地內(nèi)存的制約。為應(yīng)對(duì)內(nèi)存方面的挑戰(zhàn)，需要提供倍頻或增加內(nèi)存插槽的數(shù)量，但其代價(jià)是功耗和面積效率變低，對(duì)于面積受限的邊緣設(shè)備而言尤其如此。通過(guò)這項(xiàng)研究，英特爾展示了如何使用6T-SRAM陣列，以便在突發(fā)模式下根據(jù)需要提供2倍的讀取帶寬，其能效比倍頻高51%，面積效率則比倍增內(nèi)存插槽數(shù)量高30%。
 
（4）全數(shù)字二進(jìn)制神經(jīng)網(wǎng)絡(luò)加速器
    論文：采用10納米 FinFET CMOS的617TOPS/W全數(shù)字二進(jìn)制神經(jīng)網(wǎng)絡(luò)加速器
    重要意義：在功率和資源受限的邊緣設(shè)備中，某些應(yīng)用可接受低精度輸出，因而可將模擬二進(jìn)制神經(jīng)網(wǎng)絡(luò)（BNN）作為更高精度神經(jīng)網(wǎng)絡(luò)的替代品。后者的計(jì)算要求更高，并且有密集內(nèi)存要求。然而，模擬BNN的預(yù)測(cè)精度較低，因?yàn)樗鼈儗?duì)過(guò)程變化和噪聲的容忍度較低。通過(guò)本研究，英特爾演示了全數(shù)字BNN的使用，它具有類似于模擬輸入內(nèi)存技術(shù)能效，同時(shí)又為先進(jìn)過(guò)程節(jié)點(diǎn)提供了更好的魯棒性和可擴(kuò)展性。 

2020 VLSI研討會(huì)上介紹的其他英特爾研究包括以下論文：
- 未來(lái)計(jì)算：數(shù)據(jù)轉(zhuǎn)型如何重塑VLSI
- 適用于10納米CMOS的高性能圖形/AI處理器的低時(shí)鐘功率數(shù)字標(biāo)準(zhǔn)單元IP
- 適用于具有動(dòng)態(tài)電流控制的多核SoC的一種自主重構(gòu)功率輸出網(wǎng)絡(luò)（RPDN）
- 3D單片異構(gòu)集成實(shí)現(xiàn)300毫米硅片（111）上的GaN和Si晶體管
- 低擺幅和列多路復(fù)用位線技術(shù)，適用于10納米FinFET CMOS的低Vmin、耐噪聲、高密度1R1W 8T位單元SRAM
- 一種具有動(dòng)態(tài)電流控制的雙軌混合模擬/數(shù)字LDO，適用于可調(diào)諧的高PSRR和高效率
- 一種435MHz、600Kops/J的抗側(cè)信道攻擊加密處理器，適用于14納米CMOS的安全RSA-4K公鑰加密
- 一種14納米CMOS的0.26% BER 10^28抗建模挑戰(zhàn)響應(yīng)PUF，具有穩(wěn)定性感知對(duì)抗挑戰(zhàn)選擇（Stability-Aware Adversarial Challenge Selection）功能
- 一種6000倍時(shí)域/頻域泄漏抑制的抗SCA AES引擎，采用非線性數(shù)字低漏失調(diào)節(jié)器，并與14納米CMOS的運(yùn)算對(duì)策級(jí)聯(lián)
- 帶重金屬雙層底部電極的SOT-MRAM CMOS兼容工藝集成和帶STT輔助的10ns無(wú)場(chǎng)SOT轉(zhuǎn)換
- 采用柵極調(diào)制自折疊寫入輔助的10納米SRAM設(shè)計(jì)，能夠以微乎其微的電能開支使VMIN減少175毫伏

查詢進(jìn)一步信息，請(qǐng)?jiān)L問(wèn)官方網(wǎng)站http://newsroom.intel.cn。（Lisa WU, 365PR Newswire）    （完）