（產(chǎn)通社，1月31日訊）ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售領(lǐng)導(dǎo)廠商——智原科技(Faraday Technology, TAIEX: 3035)宣布，推出聯(lián)電65納米LL制程的先進(jìn)內(nèi)存編譯程序。這款65納米內(nèi)存解決方案的主要特性為多列冗位(row redundancy) 的設(shè)計(jì)，提供了內(nèi)存修復(fù)功能、內(nèi)建BIST測(cè)試接口(BIST test interface, BTI)以及可兼顧良率和效能的sensing margin調(diào)整機(jī)制等。這款設(shè)計(jì)精良與周全考慮客戶需求的65納米LL 內(nèi)存編譯程序已經(jīng)通過(guò)芯片驗(yàn)證，且目前也有客戶陸續(xù)采用中。

由于65納米高階制程的成本較高，所以客戶鎖定的主要應(yīng)用市場(chǎng)多屬主流的量大市場(chǎng)，例如無(wú)線、消費(fèi)性電子、高分辨率影音以及網(wǎng)絡(luò)應(yīng)用等。這些應(yīng)用都需要比較復(fù)雜的SoC設(shè)計(jì)以及動(dòng)輒數(shù)百個(gè)內(nèi)存單元去進(jìn)行影像或是網(wǎng)絡(luò)通訊的數(shù)據(jù)處理等。在這些相關(guān)應(yīng)用的設(shè)計(jì)上，先進(jìn)的65納米雖然可以提供很高的內(nèi)存密度而符合需求，但是由于制程的變異以及較高的設(shè)計(jì)復(fù)雜度，導(dǎo)致內(nèi)存的漏電和良率的損失等都變的更加突顯，進(jìn)而大幅影響到整體效能的呈現(xiàn)，也充分考驗(yàn)了芯片設(shè)計(jì)廠商的設(shè)計(jì)能力。而對(duì)擁有豐富內(nèi)存設(shè)計(jì)經(jīng)驗(yàn)、DFM (design-for-manufacturing)設(shè)計(jì)能力以及有專業(yè)低耗電解決方案的智原科技而言，卻正是可以充分發(fā)揮的機(jī)會(huì)，此次推出的65納米內(nèi)存編譯程序，即提供了最新的優(yōu)勢(shì)和特性，充分滿足客戶的需求，來(lái)解決這些問(wèn)題。

智原的65納米內(nèi)存編譯程序是在聯(lián)電LL制程下的優(yōu)化解決方案。它讓使用者得以依各自需求，產(chǎn)生許多內(nèi)存的選項(xiàng)，包括字符、位以及面積比例上的調(diào)整等。且更重要的是，取得這些主控性之余，設(shè)計(jì)者同時(shí)間仍能保有絕佳化的尺寸、效能以及耗電量等。以一個(gè)65納米LL制程所產(chǎn)生的4Kx16內(nèi)存為例，和90納米SP制程比較起來(lái)，它可節(jié)省20~40%以上漏電、50%的尺寸微縮、以及20%以上的效能提升等。除此之外，智原的內(nèi)存編譯程序提供許多DFM功能；良率的提升上也因?yàn)閮?nèi)建的2列主動(dòng)修復(fù)功能 (Built-in 2-row redundancy) 以及可調(diào)式sensing margin而有大幅成效。同時(shí)，客戶也可以自行選擇是否要內(nèi)建BIST測(cè)試接口，來(lái)降低芯片繞在線的空間需求、尺寸、以及提升整體效能。

智原科技65納米內(nèi)存編譯程序目前已經(jīng)問(wèn)世。而因應(yīng)高效能SoC高速版本則將于2008年第三季推出。

智原科技為ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售領(lǐng)導(dǎo)廠商，重要的IP產(chǎn)品包括：Cell Library、Memory Compiler、ARM -compliant CPUs、DDRII、MPEG4、H.264、USB 2.0、10/100 Ethernet、Serial ATA、PCI Express、以及UWB等數(shù)百個(gè)外圍數(shù)字及混合訊號(hào)IP。

查詢進(jìn)一步信息，請(qǐng)?jiān)L問(wèn)http://www.faraday-tech.com，或聯(lián)系IPSales@faraday-tech.com。