【產(chǎn)通社，5月18日訊】智原科技股份有限公司（Faraday Technology；TWSE股票代碼：3035）官網(wǎng)消息，其新推出了基于聯(lián)電40LP工藝的UrLib+附加單元庫(kù)（Library）技術(shù)。UrLib+是一組額外客制的單元庫(kù)，主要提供給第三方單元庫(kù)一起搭配使用，進(jìn)而優(yōu)化原第三方單元庫(kù)的繞線結(jié)果，取得較佳的PPA（功耗/性能/面積）、監(jiān)控良率變化、降低頻率噪聲干擾、強(qiáng)化ESD保護(hù)、降低ECO成本，帶給客戶更多的附加價(jià)值。

依靠智原24年的單元庫(kù)開(kāi)發(fā)與ASIC量產(chǎn)經(jīng)驗(yàn)，UrLib+能夠無(wú)縫整合聯(lián)電40LP平臺(tái)現(xiàn)有的第三方單元庫(kù)，以改善繞線結(jié)果及量產(chǎn)良率。藉由UrLib+的支持，CPU核心可以在時(shí)鐘樹(shù)（Clock-tree）上節(jié)省約43%的功耗。而針對(duì)單元庫(kù)繞線效率，依據(jù)電路設(shè)計(jì)結(jié)構(gòu)或單元映像流程的不同，UrLib+可以協(xié)助縮小芯片面積約4%至11%。除了現(xiàn)有的40LP工藝平臺(tái)外，對(duì)于其他第三方的單元庫(kù)或工藝技術(shù)，智原也支持UrLib+單元庫(kù)的移植服務(wù)。

智原科技總經(jīng)理王國(guó)雍表示：“單元庫(kù)設(shè)計(jì)為IC設(shè)計(jì)的基礎(chǔ)，在ASIC產(chǎn)品多樣化的驅(qū)使下，智原對(duì)單元庫(kù)的設(shè)計(jì)一直有著開(kāi)創(chuàng)性的想法與做法。在聯(lián)電的先進(jìn)工藝中，持續(xù)改善單元庫(kù)是我們一貫的目標(biāo)，相信UrLib+可為IC設(shè)計(jì)廠商、晶圓廠、以及其他第三方單元庫(kù)供貨商帶來(lái)三者均贏的成果。”

查詢進(jìn)一步信息，請(qǐng)?jiān)L問(wèn)官方網(wǎng)站http://www.faraday-tech.com。    （完）