【產(chǎn)通社，6月28日訊】中國科學(xué)院微電子研究所（Microelectronice of Chinese Academy of Sciences）官網(wǎng)消息，在國家“863”項目的支持下，其成功研制出超高采樣率、寬頻帶的30Gsps 6bit ADC/DAC芯片。該芯片的使用簡單靈活，可實現(xiàn)并行多波段/多波束運行，并可提供較高的動態(tài)范圍。目前，該芯片已在武漢郵電科學(xué)院構(gòu)建的1Tb/s相干光OFDM傳輸驗證平臺上實現(xiàn)應(yīng)用驗證。 

30Gsps 6bit ADC芯片面積為3.9×3.3mm ，采用4路交織技術(shù)，子ADC采用自主創(chuàng)新的折疊內(nèi)插架構(gòu)。芯片內(nèi)部集成三項誤差校準(zhǔn)電路，通過與FPGA配合可實現(xiàn)通道之間的自動校準(zhǔn)。芯片輸出采用24路高速串行數(shù)據(jù)接口，支持在30GSps采樣率下全速率輸出。芯片的最高采樣率為30Gsps，每秒可產(chǎn)生300億次模數(shù)轉(zhuǎn)換，總功耗為8W。該款芯片的-3dB帶寬為18GHz。在30Gsps采樣率下，低頻有效位達(dá)到5bit ，高頻有效位大于3.5bit，無雜散動態(tài)范圍（SFDR）大于35dBc。 

30Gsps 6bit DAC的芯片面積為3×2.8mm，采用了分段式電流舵DAC架構(gòu)。該芯片集成24路高速串行數(shù)據(jù)接收器，以及4-1MUX高速電路，支持在30GSps采樣率下全速率輸出。該芯片還集成了占空比校正和延遲偏差校準(zhǔn)電路。測試結(jié)果表明芯片在30Gsps 采樣率下工作時，低頻無雜散動態(tài)范圍（SFDR）達(dá)到44dBc，在第一奈奎斯特區(qū)內(nèi)SFDR大于28.5dBc。芯片總功耗6.2W。 
 
其于2006年在劉新宇研究員帶領(lǐng)下成立了超高速數(shù)模混合電路研發(fā)團隊，以實現(xiàn)AD/DA研制的整體跨越為目標(biāo)。經(jīng)過近10年的技術(shù)積累，團隊在超高速ADC/DAC的設(shè)計方法、理論分析方法以及封裝測試等方面積累了豐富的研究經(jīng)驗，在國內(nèi)外一流學(xué)術(shù)刊物上發(fā)表了20多篇學(xué)術(shù)論文，申請了20余項發(fā)明專利，建立起了通用采樣率為Gsps的數(shù)�；旌想娐返脑O(shè)計分析和測試評估平臺。 

查詢進(jìn)一步信息，請訪問官方網(wǎng)站http://www.ime.cas.cn。    （完）