德州儀器(TI)12月7日宣布其先進(jìn)的65納米工藝技術(shù)已經(jīng)達(dá)標(biāo)，即將投入量產(chǎn)，而此時(shí)距相關(guān)無線器件樣片的首次推出不過8個(gè)月的時(shí)間。TI 65納米工藝技術(shù)可在更緊湊的空間內(nèi)為各種高級(jí)應(yīng)用提供更高的處理性能，同時(shí)不會(huì)導(dǎo)致功耗增加。TI率先在業(yè)界實(shí)現(xiàn)65納米工藝技術(shù)的量產(chǎn)，面向包括無線通信領(lǐng)域等在內(nèi)的各種目標(biāo)市場(chǎng)大量推出產(chǎn)品。

    TI首席技術(shù)官Hans Stork博士指出：“TI的發(fā)展方針是，推動(dòng)自身所具有的工藝技術(shù)的開發(fā)，先在TI一座制造廠投產(chǎn)，然后再推廣到多個(gè)制造廠和代工廠，以快速為客戶實(shí)現(xiàn)大批量制造。在該產(chǎn)業(yè)中，如果我們能先行推出樣片當(dāng)然很好，但真正的競(jìng)爭(zhēng)優(yōu)勢(shì)是要看誰能率先推出數(shù)百萬片的高質(zhì)量產(chǎn)品，這樣的供應(yīng)商才能立于不敗之地�！�

    TI首先于2004年透露了其先進(jìn)65納米CMOS工藝技術(shù)的細(xì)節(jié)，并于2005年3月宣布推出無線數(shù)字基帶處理器的樣片。與TI 90納米工藝相比，該工藝技術(shù)使晶體管的密度增加了一倍，功能相當(dāng)?shù)脑O(shè)計(jì)占用面積縮小了一半，而晶體管性能卻實(shí)現(xiàn)了高達(dá)40%的顯著提升。此外，TI技術(shù)大幅降低了空閑狀態(tài)下晶體管的漏電流功耗，同時(shí)還集成了可使片上系統(tǒng)(SoC)配置同時(shí)支持模擬及數(shù)字功能的上億個(gè)晶體管。

    Nokia無線平臺(tái)部副總裁Tommi Uhari說：“開展密切的技術(shù)協(xié)作是我們與TI合作關(guān)系的基礎(chǔ)。在初期就采用像TI 65 nm工藝技術(shù)這樣的解決方案有助于Nokia更快速地向市場(chǎng)推出業(yè)界最領(lǐng)先的產(chǎn)品，并加強(qiáng)我們充分滿足客戶需求的能力。”

通過SmartReflex技術(shù)實(shí)現(xiàn)電源管理

    目前，高級(jí)多媒體與高端數(shù)字消費(fèi)類電子的處理要求不斷提高，促使低功耗半導(dǎo)體技術(shù)開發(fā)進(jìn)一步成為焦點(diǎn)。為了解決相關(guān)挑戰(zhàn)，TI在其65納米平臺(tái)上采用了SmartReflex電源及性能管理技術(shù)，將智能化的自適應(yīng)硅芯片、電路設(shè)計(jì)以及有關(guān)軟件結(jié)合在一起，以便以更小的工藝節(jié)點(diǎn)解決電源與性能管理方面的難題。

    SmartReflex技術(shù)可在不犧牲整體系統(tǒng)性能的情況下通過密切監(jiān)視電路速度、進(jìn)行動(dòng)態(tài)穩(wěn)壓來準(zhǔn)確地滿足性能要求。因此，就所有工作頻率而言，我們都能恰到好處地采用最低的功率，這就延長(zhǎng)了電池的使用壽命，并降低了設(shè)備產(chǎn)生的熱量。其他的65納米技術(shù)還可降低空閑晶體管的功耗，如移動(dòng)電話待機(jī)時(shí)的功耗等。這些技術(shù)創(chuàng)新包括：SRAM存儲(chǔ)區(qū)的反向偏壓(back-biasing)，可使電壓降至極低的保留觸發(fā)電路，該電路無需重寫邏輯或存儲(chǔ)器內(nèi)容。這些SmartReflex創(chuàng)新技術(shù)能夠?qū)⒐慕档?,000倍。

實(shí)現(xiàn)設(shè)計(jì)靈活性及系統(tǒng)優(yōu)化

    TI不斷推出多種工藝技術(shù)選項(xiàng)，優(yōu)化后可平衡各種最終產(chǎn)品與應(yīng)用的獨(dú)特需要，包括實(shí)現(xiàn)極低的功耗以延長(zhǎng)各種便攜式設(shè)備（如3G無線手持設(shè)備、數(shù)碼相機(jī)及音頻播放器等多媒體功能不斷加強(qiáng)的設(shè)備）的電池使用壽命。中端產(chǎn)品支持基于DSP的產(chǎn)品以及TI用于通信基礎(chǔ)設(shè)施產(chǎn)品的高性能ASIC庫。TI 65納米工藝的最高性能版支持服務(wù)器級(jí)微處理器。

    65納米工藝包括多達(dá)11層與低k電介質(zhì)集成的銅互連層，該電介質(zhì)為有機(jī)硅酸鹽玻璃(OSG)，其k（介電常數(shù)）值為2.8-2.9。其他改進(jìn)包括：晶體管通道在芯片處理過程中具有致應(yīng)變(induced strain)，可提高電子及空穴遷移率；可降低柵極及源極／漏極電阻的鎳硅化物，以及超淺源極／漏極接面結(jié)合技術(shù)。詳情請(qǐng)登錄http://www.ti.com.cn/news/2005/12/1207_01.asp。