【產(chǎn)通社，9月29日訊】亞德諾半導(dǎo)體公司（Analog Devices, Inc.；NASDAQ: ADI）官網(wǎng)消息，其HMC7044時鐘抖動衰減器支持JESD204B串行接口標(biāo)準(zhǔn)，適用于連接基站設(shè)計中的高速數(shù)據(jù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列（FPGA）。JESD204B接口專門針對高數(shù)據(jù)速率系統(tǒng)設(shè)計需求而開發(fā)，3.2GHz HMC7044時鐘抖動衰減器內(nèi)置可以支持和增強該接口標(biāo)準(zhǔn)特性的獨特功能。


產(chǎn)品特點


HMC7044提供50fs抖動性能，可改善高速數(shù)據(jù)轉(zhuǎn)換器的信噪比和動態(tài)范圍。該器件提供14路低噪聲且可配置的輸出，可以靈活地與許多不同的器件接口。HMC7044還具有各種時鐘管理和分配特性，使得基站設(shè)計人員利用單個器件就能構(gòu)建完整的時鐘設(shè)計。 

基站應(yīng)用中有許多串行JESD204B數(shù)據(jù)轉(zhuǎn)換器通道需要將其數(shù)據(jù)幀與FPGA對齊。HMC7044時鐘抖動衰減器可在數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)中產(chǎn)生源同步且可調(diào)的樣本和幀對齊（SYSREF）時鐘，使JESD204B系統(tǒng)設(shè)計得以簡化。該器件具有兩個鎖相環(huán)（PLL）和重疊的片內(nèi)壓控振蕩器（VCO）。第一PLL將一個低噪聲、本地壓控時鐘振蕩器（VCXO）鎖定至噪聲相對較高的參考，而第二PLL將VCXO信號倍頻至VCO頻率，僅增加非常小的噪聲。對于蜂窩基礎(chǔ)設(shè)施JESD204B時鐘產(chǎn)生、無線基礎(chǔ)設(shè)施、數(shù)據(jù)轉(zhuǎn)換器時鐘、微波基帶卡和其它高速通信應(yīng)用，HMC7044架構(gòu)可提供出色的頻率產(chǎn)生性能，相位噪聲和積分抖動均很低。

HMC7044時鐘抖動衰減器主要特性：
  ◦ 支持JEDEC JESD204B；
  ◦ 超低均方根抖動：50fs（12KHz至20MHz，典型值）；
  ◦ 噪底：-162dBc/Hz （245.76MHz）
  ◦ 低相位噪聲：<-142dBc/Hz（800kHz至983.04MHz輸出頻率）；
  ◦ PLL2提供多達(dá)14路差分器件時鐘；
  ◦ 支持最高5GHz的外部VCO輸入；
  ◦ 片內(nèi)穩(wěn)壓器提供出色的PSRR。


供貨與報價


HMC7044采用68引腳10×10mm LFCSP封裝，現(xiàn)已全面量產(chǎn)，有樣片供貨，千片訂量報價12.75美元/片。查詢進(jìn)一步信息，請訪問官方網(wǎng)站http://www.analog.com/cn/HMC7044。    （完）