【產(chǎn)通社，5月17日訊】賽靈思公司（Xilinx Inc.；NASDAQ:XLNX）官網(wǎng)消息，其日前推出了可加速系統(tǒng)驗(yàn)證的Vivado設(shè)計(jì)套件2015.1版。該版本具備多項(xiàng)可加速全可編程FPGA和SoC開發(fā)及部署的主要先進(jìn)功能。全新版本包含Vivado實(shí)驗(yàn)室版本（Vivado Lab Edition）、加速的Vivado仿真器與第三方仿真流程、交互式跨時(shí)鐘域（CDC）分析以及賽靈思軟件開發(fā)套件（SDK）提供的系統(tǒng)性能分析。

Aldec公司CEO Stanley Hyduke博士表示：“利用賽靈思Vivado 工具指令語言（Tcl）庫的基礎(chǔ)架構(gòu)，Aldec現(xiàn)在能在Vivado設(shè)計(jì)套件中全面集成Riviera-PRO和Active-HDL。這種獨(dú)特的集成功能將給客戶帶來極佳的簡便易用性優(yōu)勢(shì)�！�

產(chǎn)品特點(diǎn)

Vivado實(shí)驗(yàn)室版本是一款免費(fèi)的輕量級(jí)Vivado設(shè)計(jì)套件的編程與調(diào)試版本。該實(shí)驗(yàn)室版本包含Vivado器件編程器、Vivado邏輯與串行I/O分析器以及內(nèi)存調(diào)試工具，專門針對(duì)無需全功能Vivado設(shè)計(jì)套件的實(shí)驗(yàn)室環(huán)境。Vivado實(shí)驗(yàn)室版本是比全功能Vivado設(shè)計(jì)套件小75%的簡易版，大幅縮短了實(shí)驗(yàn)室的設(shè)置時(shí)間，并減少了系統(tǒng)內(nèi)存需求。對(duì)需要通過以太網(wǎng)進(jìn)行遠(yuǎn)程調(diào)試或編程的設(shè)計(jì)團(tuán)隊(duì)來說，Vivado設(shè)計(jì)套件2015.1版還提供了獨(dú)立的硬件服務(wù)器，其大小還不到完整版Vivado設(shè)計(jì)版本的1%。

Vivado設(shè)計(jì)套件2015.1版還提升了仿真流程，可將LogiCORE IP編譯時(shí)間縮短2倍以上，讓整體仿真性能比此前版本快20%。新版本還全面集成了賽靈思聯(lián)盟計(jì)劃成員Aldec、Cadence Design Systems、Mentor Graphics和新思科技（Synopsys）所提供的仿真流程。

賽靈思還提供交互式CDC分析功能，進(jìn)一步擴(kuò)展了其先進(jìn)的驗(yàn)證功能組合。該功能支持設(shè)計(jì)人員在設(shè)計(jì)早期階段調(diào)試CDC問題，從而減少了昂貴的系統(tǒng)內(nèi)調(diào)試周期，提升了生產(chǎn)力。結(jié)合Vivado設(shè)計(jì)套件的交互式時(shí)序分析和交叉探測(cè)特性，CDC分析功能可提供強(qiáng)大的時(shí)序分析和調(diào)試功能，并加速產(chǎn)品上市進(jìn)程。

為加速開發(fā)Zynq-7000全可編程SoC，賽靈思針對(duì)裸機(jī)和Linux應(yīng)用擴(kuò)展了其系統(tǒng)性能分析工具套件。賽靈思SDK現(xiàn)使嵌入式軟件開發(fā)人員能夠分析其SoC設(shè)計(jì)的性能和帶寬，包括處理器子系統(tǒng)（PS）的關(guān)鍵性能參數(shù)，以及PS、可編程邏輯（PL）和外部存儲(chǔ)器之間的帶寬分析。采用AXI流量生成器的系統(tǒng)建模設(shè)計(jì)則可用于Zynq-7000全可編程SoC ZC702和ZC706評(píng)估板。

供貨與報(bào)價(jià)

Vivado設(shè)計(jì)套件2015.1版可為賽靈思7系列FPGA與SoC以及UltraScale器件提供支持，現(xiàn)已開始供貨。查詢進(jìn)一步信息，請(qǐng)?jiān)L問官方網(wǎng)站http://china.xilinx.com/。