全球電子設(shè)計自動化軟件工具（EDA）領(lǐng)導(dǎo)廠商——Synopsys（Nasdaq: SNPS）與世界半導(dǎo)體晶圓專工領(lǐng)導(dǎo)者臺灣聯(lián)華電子1月15日共同宣布，雙方合作以Synopsys的Galaxy設(shè)計解決方案平臺為基礎(chǔ)，針對聯(lián)華電子的90納米工藝，在參考設(shè)計流程中增添了新的功能。

該先進(jìn)的90納米低功耗設(shè)計流程于2005年11月正式推出。現(xiàn)在，該流程不僅添加了可顯著降低動態(tài)功耗和泄漏的自動多電壓功能，而且還增加了新的可測性設(shè)計（DFT）功能。此外，已有的面向制造的設(shè)計功能也經(jīng)過聯(lián)華電子的程式庫驗證。這些新增功能有助于IC公司降低復(fù)雜低功耗設(shè)計的風(fēng)險，并提高可預(yù)測性。

RTL-to-GDSII參考流程可幫助設(shè)計人員應(yīng)對多電壓設(shè)計的挑戰(zhàn)，如在90納米產(chǎn)品設(shè)計中尤其重要的動態(tài)功耗和泄漏。該參考流程的特色包括電平轉(zhuǎn)換單元(level shifter)的插入、布局、優(yōu)化與驗證、也包括電壓分區(qū)（VA:Voltage Area）的創(chuàng)建與電壓分區(qū)自動識別(VA-aware)的物理優(yōu)化、時鐘樹綜合及布線。時序收斂流程包括采用多電壓物理驗證的信號完整性預(yù)防、修復(fù)和sign-off。此外，該流程還包括全芯片功耗分析與功耗網(wǎng)絡(luò)(power network)分析，以確保設(shè)計的低功耗完整性。參考設(shè)計流程中還包括Synopsys的DFT MAX掃描壓縮自動化解決方案，這有助于實現(xiàn)更高的測試質(zhì)量，縮短測試程序的耗時。90納米參考設(shè)計流程還加上了Synopsys的DFM技術(shù)，包括冗余導(dǎo)通孔的插入、導(dǎo)通孔群(via-farm)/導(dǎo)通孔陣(via-array)的規(guī)則和時序驅(qū)動的金屬填充。

為驗證參考流程的效率，Synopsys專業(yè)服務(wù)部的設(shè)計顧問與聯(lián)華電子的工程師們協(xié)作，用開放源32位RISC微處理器核，設(shè)計了一塊測試芯片。該芯片經(jīng)聯(lián)華電子的程式庫驗證，被分成多電壓分區(qū)，并采用先進(jìn)的低功耗參考流程予以實現(xiàn)。微處理器核包括一個符合32位RISC CPU的SPARC-V8、標(biāo)準(zhǔn)AMBA系統(tǒng)總線、10/100 Ethernet MAC和標(biāo)準(zhǔn)PCI接口。該芯片可針對其它數(shù)字和/或模擬/混合信號IP模塊，可非常容易地配置和擴(kuò)展。

聯(lián)華電子IP與設(shè)計支持部總監(jiān)劉康懋(Ken Liou)表示：“我們與Synopsys之間的成功合作，為我們的客戶提供了經(jīng)過驗證的90納米參考流程，可降低風(fēng)險、并加快產(chǎn)品上市。與Synopsys專業(yè)服務(wù)團(tuán)隊的持續(xù)合作，也確保了Galaxy設(shè)計平臺的性能和能力可與聯(lián)華電子最先進(jìn)的工藝流程實現(xiàn)完美協(xié)作�！�

Synopsys戰(zhàn)略市場開發(fā)副總裁Rich Goldman表示：“Synopsys一直在與聯(lián)華電子這樣的世界級晶圓專工企業(yè)合作，確保我們共同的客戶能夠用上成熟、滿足低功耗和DFM需求的流程。我們的協(xié)作有助于確保Galaxy設(shè)計平臺為聯(lián)華電子的客戶提供完善、可靠的RTL-to-GDSII設(shè)計流程。隨著向深亞微米工藝的邁進(jìn)和發(fā)展，我們將繼續(xù)與聯(lián)華電子合作，以應(yīng)對未來的挑戰(zhàn)�！�

聯(lián)華電子/Synopsys參考設(shè)計流程由聯(lián)華電子和Synopsys專業(yè)服務(wù)團(tuán)隊共同開發(fā)，目前已正式上市。了解詳細(xì)情況，請訪問http://my.umc.com，或http://www.synopsys.com.cn。