（產(chǎn)通社/楊棋，12月5日）現(xiàn)代電子儀器的設(shè)計(jì)和制造技術(shù)趨于智能化，普遍采用EDA、SMT、CAM、CAT等設(shè)計(jì)、制造技術(shù)來(lái)提高產(chǎn)品的設(shè)計(jì)水平和產(chǎn)品的制造質(zhì)量，縮短生產(chǎn)周期。對(duì)于電子儀器開發(fā)商，這些挑戰(zhàn)可以概括為：

設(shè)計(jì)和測(cè)試之間的連接

過(guò)去幾年里，EDA工具開發(fā)者投入大量資金來(lái)研究他們的仿真和分析結(jié)果與用以測(cè)量真實(shí)世界的電路和系統(tǒng)的儀器之間的聯(lián)系。對(duì)這種功能需求主要來(lái)自通訊技術(shù)開發(fā)者，因?yàn)樗麄儠?huì)用到很多復(fù)雜的調(diào)制格式。借助于較寬的帶寬，這些信號(hào)可能被電路中的振幅和時(shí)域干擾所改變。個(gè)別電路可能不再通過(guò)簡(jiǎn)單的增益、噪聲大小、中斷點(diǎn)和3dB帶寬進(jìn)行描述。目前，這些電路的規(guī)范可能已經(jīng)包括通帶平整度、總體延遲擴(kuò)展和相鄰信道功率比等，其中相鄰信道功率比可能帶有動(dòng)態(tài)偏壓和增益控制。

在仿真環(huán)境中，這些參數(shù)可以通過(guò)數(shù)學(xué)公式進(jìn)行定義，或者通過(guò)面向測(cè)量的模型進(jìn)行定義。然而，個(gè)體電路可能與仿真模型有所差異，即使微小的差異也可能影響系統(tǒng)性能。通過(guò)與測(cè)試設(shè)備之間的連接，每個(gè)“真實(shí)”可以通過(guò)預(yù)期的波形進(jìn)行驅(qū)動(dòng)，該波形通過(guò)一個(gè)任意波形產(chǎn)生器進(jìn)行產(chǎn)生，其參數(shù)可以通過(guò)仿真器進(jìn)行設(shè)置。然后，將輸出結(jié)果返回仿真器，仿真器將真實(shí)反映饋送給系統(tǒng)提示器，并觀察其效果。

在建立并測(cè)量了更多的系統(tǒng)模塊后，仿真系統(tǒng)就漸漸被真實(shí)系統(tǒng)所取代。目前，能夠從概念到完成來(lái)系統(tǒng)地管理一個(gè)項(xiàng)目的EDA系統(tǒng)已經(jīng)開始投入使用。

如果沒有現(xiàn)場(chǎng)端對(duì)端系統(tǒng)，是不可能完成誤碼率(BER)測(cè)試的。但是，當(dāng)一個(gè)系統(tǒng)的未完成部分通過(guò)仿真進(jìn)行描述時(shí)，一個(gè)很有意義的BER測(cè)試可能一開始就完成了，而不是原型系統(tǒng)完全建立之后。通過(guò)在仿真系統(tǒng)中加入統(tǒng)計(jì)模型，仿真甚至可以含有信號(hào)傳播通路。

性能和速度

設(shè)計(jì)工程師不僅要面對(duì)通信系統(tǒng)性能不斷提高的挑戰(zhàn)，而且還要應(yīng)對(duì)越來(lái)越復(fù)雜的電子產(chǎn)品的大規(guī)模制造難題。由于WLAN接口或PCS電話本質(zhì)上仍然屬于復(fù)雜的數(shù)字調(diào)制系統(tǒng)中的一個(gè)高性能發(fā)射器和接收器，其生產(chǎn)制造當(dāng)然需要相當(dāng)高的性能測(cè)試，并且測(cè)試速度也要滿足大批量生產(chǎn)的需求。

頻域測(cè)試的速度通常由被測(cè)儀器的掃除速度控制。同前幾年相比，合成器的速度正在快速提高，某些擴(kuò)頻系統(tǒng)有時(shí)會(huì)使用一些信號(hào)處理技術(shù)。因此，要提高測(cè)試速度，下一個(gè)步驟就是采用自適應(yīng)掃描技術(shù)，以測(cè)量性能不太重要的個(gè)別頻率點(diǎn)，如主要通帶的帶外頻率點(diǎn)，此處適合逐點(diǎn)檢查；信號(hào)通帶的中央通常性能表現(xiàn)較好，沒必要進(jìn)行過(guò)多的測(cè)試。關(guān)鍵頻率出現(xiàn)在濾波器附近的突變區(qū)域，這里需要對(duì)有關(guān)標(biāo)準(zhǔn)進(jìn)行適當(dāng)驗(yàn)證。

目前，速度測(cè)試方面的其他改進(jìn)表現(xiàn)在預(yù)期的計(jì)算機(jī)控制測(cè)試裝備和數(shù)據(jù)采集，如性能局限性的顯示、指示這些局限性已經(jīng)克服的警報(bào)系統(tǒng)。另外，對(duì)失效進(jìn)行統(tǒng)計(jì)分析能指出失效的來(lái)源，并向設(shè)計(jì)和裝配人員提出建議，以提高測(cè)試產(chǎn)量。

千兆位串行總線

業(yè)界對(duì)高速千兆位(multigigabit)串行總線需求的增加，不斷推動(dòng)著測(cè)試測(cè)量?jī)x器的發(fā)展，使電子儀器制造商面臨著前所未有的挑戰(zhàn)。其中，串行總線，如HyperTransport、RapidIO、PCI Express和USB使用分組 (packet-oriented)通訊方式。在這些情況下，尋址信息與數(shù)據(jù)信息打包在一起，通過(guò)單一路徑從A點(diǎn)向B點(diǎn)發(fā)送，或者通過(guò)多路徑方式發(fā)送(即并行傳輸方式)。同以前的并行總線架構(gòu)相比，串行總線是明顯背離，甚至于革命性的，因?yàn)橐郧暗膫鬏敿軜?gòu)同時(shí)具有地址和數(shù)據(jù)總線，或者通過(guò)一個(gè)總線傳送多元化的信息。因此，T&M設(shè)計(jì)師正面臨著各種各樣的信號(hào)完整性方面的巨大挑戰(zhàn)。

特別是，由于數(shù)碼式數(shù)據(jù)率的不斷提高，使模擬信號(hào)的完整性問(wèn)題比以前任何時(shí)候都顯得更加重要。在信號(hào)傳輸速度快速增長(zhǎng)的今天，電子互連方面的“模擬效應(yīng)”開始支配系統(tǒng)的整體表現(xiàn)，

這就是大家常說(shuō)的瓶頸效應(yīng)。這樣一來(lái)，系統(tǒng)的整體性能已經(jīng)不再只受傳輸介質(zhì)的影響，連接器、插座、電腦板卡，以及其它與傳輸系統(tǒng)有關(guān)的硬件也會(huì)影響系統(tǒng)的整體表現(xiàn)。
一般來(lái)說(shuō)，高數(shù)據(jù)率的測(cè)試比低數(shù)據(jù)率的測(cè)試更加困難。此外，由于高數(shù)據(jù)率可能會(huì)增加和加重信號(hào)流的不規(guī)則性，檢測(cè)高數(shù)據(jù)率系統(tǒng)的不規(guī)則變得更為重要。這樣，抖動(dòng)測(cè)試變成了一個(gè)主要的測(cè)量叁數(shù)。

衡量高速串行鏈路的最重要尺度就是進(jìn)行誤碼率測(cè)試，因?yàn)锽ER是受系統(tǒng)的抖動(dòng)數(shù)量的多少影響的。因此，T&M儀器制造商正在蜂擁而至地向正在著手千兆位串行網(wǎng)絡(luò)用下一代芯片及其它電子器件的制造商們靠近，這些下游客戶包括Intel、IBM等芯片巨頭，以及連接器、插座、包裝材料和個(gè)電腦制造商。

目前一些新出現(xiàn)的最新設(shè)備包括：即時(shí)示波器、取樣示波器、數(shù)碼通訊分析儀(DCA)、時(shí)隙分析儀(TIA)、協(xié)議分析儀、以及誤碼率測(cè)試儀(BERT)等。這些T&M儀器著眼于高達(dá)每秒千兆位的數(shù)據(jù)傳輸應(yīng)用，其數(shù)據(jù)率已經(jīng)達(dá)到了現(xiàn)代測(cè)量工具的應(yīng)用要求帶寬。

測(cè)量成本

降低測(cè)試成本是電子儀器制造商追求的一個(gè)重要目標(biāo)，并可能為其帶來(lái)明顯的競(jìng)爭(zhēng)優(yōu)勢(shì)。因?yàn)榻裉斓碾娮又圃焐淘诔杀究刂坪彤a(chǎn)品設(shè)計(jì)與上市時(shí)間上正面臨著前所未有的壓力。由于電子系統(tǒng)的復(fù)雜程度迅速提高，而元器件成本和利潤(rùn)空間又不斷萎縮，測(cè)試在決定電子產(chǎn)品最終價(jià)格方面正扮演著越來(lái)越重要的角色。