【產(chǎn)通社，7月21日訊】英特爾、三星和臺積電等芯片制造巨頭預(yù)計，未來硅晶體管的關(guān)鍵部件將被僅幾個原子厚度的半導(dǎo)體所取代，但這一目標(biāo)的實現(xiàn)需要十多年時間。如今，從麻省理工學(xué)院（MIT）分離出來的初創(chuàng)公司CDimension聲稱，已經(jīng)破解了制造商業(yè)規(guī)模2D半導(dǎo)體的密碼，預(yù)計芯片制造商將在幾年內(nèi)將其集成到先進的硅芯片中。

CDimension開發(fā)了一種在硅上生長二硫化鉬（MoS2 ）——一種2D半導(dǎo)體工藝，該工藝溫度足夠低，不會損壞底層硅電路。這有望在現(xiàn)有硅電路上方集成多層2D晶體管，并最終實現(xiàn)由2D器件制成的多層3D芯片。

“很多人認(rèn)為2D半導(dǎo)體仍處于實驗室階段，”CDimension首席執(zhí)行官兼聯(lián)合創(chuàng)始人朱嘉迪（Jiadi Zhu）表示�！暗� CDimension擁有專為2D材料生長設(shè)計的專有工具……而且我們已經(jīng)解決了許多關(guān)鍵的（2D材料）問題，包括晶圓級均勻性、器件性能和變化、器件可靠性，以及與硅制造工藝的兼容性。”

他表示，總而言之，2D半導(dǎo)體已準(zhǔn)備好進入工業(yè)化發(fā)展階段。CDimension的許多計劃都取決于一種專有工藝，使用這種工藝在僅約200°C溫度下在整個300毫米硅晶圓（和其他基板）上生長單層MoS2。

2D材料通過化學(xué)氣相沉積形成，其中蒸發(fā)的前驅(qū)體化學(xué)物質(zhì)在表面發(fā)生反應(yīng)以覆蓋表面。但通常制造2D材料的反應(yīng)需要高達1000°C。這個溫度太高了，會損壞制造晶體管所需的任何底層結(jié)構(gòu)。因此，研究人員通過單獨沉積2D半導(dǎo)體然后將其精確地轉(zhuǎn)移到硅芯片上來解決這個問題。如今，CDimension的系統(tǒng)可以直接在硅芯片上生長材料而不會造成損壞。

CDimension目前的部分業(yè)務(wù)是提供生長有2D材料的硅晶圓，以便客戶對其進行評估并構(gòu)建器件�；蛘�，客戶可以發(fā)送已經(jīng)加工好的晶圓，使其上帶有硅電路或結(jié)構(gòu)。CDimension隨后可以在晶圓上生長二硫化鉬或其他二維材料，并將其送回給客戶，這樣客戶就可以將一層2D器件與硅電路集成在一起。

后者可能是2D半導(dǎo)體的首個工業(yè)化應(yīng)用�！拔覀冋谡故竟杓�2D材料的可能性，”朱教授說�！暗�2D材料也可能用于高度可擴展的邏輯器件。這可能是下一步�！�

英特爾、三星和臺積電等芯片制造商在2024年12月的IEEE國際電子設(shè)備會議上報告了旨在用MoS2和其他2D半導(dǎo)體取代未來晶體管中的硅納米片的研究成果。在同一會議上，朱和他的IEEE院士Tomás Palacios和Jing Kong麻省理工學(xué)院實驗室的同事們證明，低溫合成可以生產(chǎn)具有多個堆疊通道的MoS2晶體管，類似于納米片晶體管。通過縮小器件尺寸，該團隊預(yù)測此類器件在功耗、性能和占位面積方面可以滿足甚至超越未來10A（1納米）節(jié)點的要求。

朱先生表示，采用2D半導(dǎo)體的一大動機是降低功耗。晶體管在開啟（動態(tài)功耗）和關(guān)閉（靜態(tài)功耗）時都會損耗功率。由于2D晶體管的厚度僅0.6納米多一點，因此其工作電壓僅為當(dāng)今硅器件的一半，這降低了動態(tài)功耗。器件關(guān)閉時，最需要擔(dān)心的是漏電流，二硫化鉬的帶隙是硅的兩倍多，意味著電荷泄漏到器件中需要更多的能量。朱先生表示，使用 CDimension材料制造的器件功耗僅為硅器件的千分之一。

除了電子傳導(dǎo)（n型）半導(dǎo)體二硫化鉬（MoS2）外，這家初創(chuàng)公司還提供p型半導(dǎo)體二硒化鎢，以及二維絕緣膜，例如六方氮化硼。如果二維半導(dǎo)體想要在未來的CMOS芯片中占據(jù)主導(dǎo)地位，所有這些技術(shù)組合都是必需的。

查詢進一步信息，請訪問官方網(wǎng)站https://spectrum.ieee.org/cdimensions-2d-semiconductors。（Robin Zhang，產(chǎn)通數(shù)造）