通用串行總線(Universal Serial Bus)從誕生發(fā)展到今天，USB協(xié)議已從1.1過渡到2.O，作為其重要指標(biāo)的設(shè)備傳輸速度，從1.5Mbps；的低速和12Mbps的全速，提高到如今的480Mbps的高速。USB接口以其速度快、功耗低、支持即插即用、使用安裝方便等優(yōu)點(diǎn)得到了廣泛的應(yīng)用。目前，市場上以USB2.0為接口的產(chǎn)品越來越多，繪制滿足USB2.0協(xié)議高速數(shù)據(jù)傳輸要求的PCB板對產(chǎn)品的性能、可靠性起著極為重要的作用，并能帶來明顯的經(jīng)濟(jì)效益。

USB2.0接口是目前許多高速數(shù)據(jù)傳輸設(shè)備的首選接口，實(shí)踐表明：在高速USB主、從設(shè)備的研發(fā)過程中，正確設(shè)計(jì)PCB板能充分發(fā)揮USB2.O高速性能。但是，若PCB板設(shè)計(jì)不當(dāng)，則傳輸速率可能根本達(dá)不到預(yù)期目的，甚至?xí)䦟?dǎo)致高速USB2.0設(shè)備只能工作在全速狀態(tài)。

1 USB2.0接口差分信號線設(shè)計(jì)

USB2.0協(xié)議定義由兩根差分信號線(D+、D-)傳輸高速數(shù)字信號，最高的傳輸速率為480Mbps。差分信號線上的差分電壓為400mV，差分阻抗(Zdiff)為90(1±0.1)Ω。在設(shè)計(jì)PCB板時(shí)，控制差分信號線的差分阻抗對高速數(shù)字信號的完整性是非常重要的，因?yàn)椴罘肿杩褂绊懖罘中盘柕难蹐D、信號帶寬、信號抖動(dòng)和信號線上的干擾電壓。

差分線由兩根平行繪制在PCB板表層(頂層或底層)發(fā)生邊緣耦合效應(yīng)的微帶線(Microstrip)組成的，其阻抗由兩根微帶線的阻抗及其和決定，而微帶線的阻抗(Zo)由微帶線線寬(W)、微帶線走線的銅皮厚度(T)、微帶線到最近參考平面的距離(H)以及PCB板材料的介電常數(shù)(Er)決定，其計(jì)算公式為：

Zo={87/sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]

影響差分線阻抗的主要參數(shù)為微帶線阻抗和兩根微帶線的線間距(S)。當(dāng)兩根微帶線的線間距增加時(shí)，差分線的耦合效應(yīng)減弱，差分阻抗增大；線間距減少時(shí)，差分線的耦合效應(yīng)增強(qiáng)，差分阻抗減小。

差分線阻抗的計(jì)算公式為：

Zdiff=2Zo（1-0.48exp(-0.96S/H))

為了獲得比較理想的信號質(zhì)量和傳輸特性，高速USB2.0設(shè)備要求PCB板的疊層數(shù)至少為4層，可以選擇的疊層方案為：頂層(信號層)、地層、電源層和底層(信號層)。不推薦在中間層走信號線，以免分割地層和電源層的完整性。普通PCB板的板厚為1.6mm，信號層上的差分線到最近參考平面的距離H大約為11mil，走線的銅皮厚度T大約為O.65mil，填充材料一般為FR-4，介電常數(shù)Er為4．2。在H、T和Er已確定的條件下，由差分線2D阻抗模型以及微帶線和差分線阻抗計(jì)算公式可以得到合適的線寬W和線間距S。

當(dāng)W=16mil，S=7mil時(shí)，Zdiff=87Ω。但通過上述公式來推導(dǎo)合適的走線尺寸的計(jì)算過程比較復(fù)雜，借助PCB阻抗控制設(shè)計(jì)軟件Polar可以很方便的得到合適的結(jié)果，由Polar可以得到當(dāng)W=11mil，S=5mil時(shí)，Zdiff=92.2Ω。

在繪制USB2.O設(shè)備接口差分線時(shí)，應(yīng)注意以下幾點(diǎn)要求：
（1）在元件布局時(shí)，應(yīng)將USB2.O芯片放置在離地層最近的信號層，并盡量靠近USB插座，縮短差分線走線距離。
（2）差分線上不應(yīng)加磁珠或者電容等濾波措施，否則會嚴(yán)重影響差分線的阻抗。
（3）如果USB2.O接口芯片需串聯(lián)端電阻或者D+線接上拉電阻時(shí)．務(wù)必將這些電阻盡可能的靠近芯片放置。
（4）將USB2．O差分信號線布在離地層最近的信號層。
（5）在繪制PCB板上其他信號線之前，應(yīng)完成USB2.0差分線和其他差分線的布線。
（6）保持USB2.O差分線下端地層完整性，如果分割差分線下端的地層，會造成差分線阻抗的不連續(xù)性，并會增加外部噪聲對差分線的影響。
（7）在USB2.0差分線的布線過程中，應(yīng)避免在差分線上放置過孔(via)，過孔會造成差分線阻抗失調(diào)。如果必須要通過放置過孔才能完成差分線的布線，那么應(yīng)盡量使用小尺寸的過孔，并保持USB2.0差分線在一個(gè)信號層上。
（8）保證差分線的線間距在走線過程中的一致性，使用Cadence繪圖時(shí)可以用shove保證，但在使用Protel繪圖時(shí)要特別注意。如果在走線過程中差分線的間距發(fā)生改變，會造成差分線阻抗的不連續(xù)性。
（9）在繪制差分線的過程中，使用45°彎角或圓弧彎角來代替90°彎角，并盡量在差分線周圍的150mil范圍內(nèi)不要走其他的信號線，特別是邊沿比較陡峭的數(shù)字信號線更加要注意其走線不能影響USB差分線。
（10）差分線要盡量等長，如果兩根線長度相差較大時(shí)，可以繪制蛇行線增加短線長度。

2. USB2.0總線接口端電源線和地線設(shè)計(jì)

USB接口有5個(gè)端點(diǎn)，分別為：USB電源(VBUS)、D-、D+、信號地(GND)和保護(hù)地(SHIELD)。上面已經(jīng)介紹過如何設(shè)計(jì)D+、D-差分信號了，正確設(shè)計(jì)USB總線電源、信號地和保護(hù)地對USB系統(tǒng)的正常工作也是同樣重要的。

USB電源線電壓為5V，提供的最大電流為500mA，應(yīng)將電源線布置在靠近電源層的信號層上，而不是布置在與USB差分線所在的相同層上，線寬應(yīng)在30mil以上，以減少它對差分信號線的干擾�，F(xiàn)在很多廠家的USB從控制芯片工作電壓為3.3V，當(dāng)其工作在總線供電模式時(shí)，需要3.3～5V的電源轉(zhuǎn)換芯片，電源轉(zhuǎn)換芯片的輸出端應(yīng)盡量靠近USB芯片的電壓輸入端，并且電源轉(zhuǎn)換芯片的輸入和輸出端都應(yīng)加大容量電容并聯(lián)小容量電容進(jìn)行濾波。當(dāng)USB從控制芯片工作在自供電的模式時(shí)，USB電源線可以串聯(lián)一個(gè)大電阻接到地。

USB接口的信號地應(yīng)與PCB板上的信號地接觸良好，保護(hù)地可以放置在PCB板的任何一層上，它和信號地分割開，兩個(gè)地之間可以用一個(gè)大電阻并聯(lián)一個(gè)耐壓值較高的電容。

保護(hù)地和信號地之間的間距不應(yīng)小于25mil，以減少兩個(gè)地之間的邊緣耦合作用。保護(hù)地不要大面積覆銅，一根100mli寬度的銅箔線就已能滿足保護(hù)地的功能需要了。

在繪制USB電源線、信號地和保護(hù)地時(shí)，應(yīng)注意以下幾點(diǎn)：
（1）USB插座的1、2、3、4腳應(yīng)在信號地的包圍范圍內(nèi)，而不是在保護(hù)地的包圍范圍內(nèi)。
（2）USB差分信號線和其他信號線在走線的時(shí)候不應(yīng)與保護(hù)地層出現(xiàn)交疊。
（3）電源層和信號地層在覆銅的時(shí)候要注意不應(yīng)與保護(hù)地層出現(xiàn)交疊。
（4）電源層要比信號地層內(nèi)縮20D，D為電源層與信號地層之間的距離。
（5）如果差分線所在層的信號地需要大面積覆銅，注意信號地與差分線之間要保證35 mil以上的間距，以免覆銅后降低差分線的阻抗。
（6）在其他信號層可以放置一些具有信號地屬性的過孔，增加信號地的連接性，縮短信號電流回流路徑。
（7）在USB總線的電源線和PCB板的電源線上，可以加磁珠增加電源的抗干擾能力。

3. USB2.0其他信號的拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)

USB2.O提供高達(dá)480Mbps的傳輸速率，因此芯片需要外接一個(gè)較高頻率的晶振，例如Cypress公司的CY7C68013需要外接1個(gè)24MHz的晶振。晶振應(yīng)盡量靠近USB芯片的時(shí)鐘輸入腳，時(shí)鐘線不能跨越USB2.0的差分線，晶振下不要布置任何信號線，并且在時(shí)鐘線周圍應(yīng)覆有完整的信號地，以降低時(shí)鐘線對其他信號線的干擾，特別是對差分線的干擾。在繪制USB芯片與其他芯片相連的數(shù)據(jù)線時(shí)，應(yīng)保證線間距不小于8mil。

按EMC、EMI原理和信號完整性要求設(shè)計(jì)的USB2.0設(shè)備PCB板，傳輸速率可以達(dá)到300Mbps以上。高速數(shù)字信號傳輸PCB板設(shè)計(jì)是一個(gè)比較復(fù)雜的領(lǐng)域，對設(shè)計(jì)人員的要求比較高，設(shè)計(jì)周期也比較長。

進(jìn)一步信息，請訂閱《無線電技術(shù)》，或訪問http://www.wxdjs.com。